Generación evolutiva de reglas para sintonización de controladores P+D en procesos integradores e inestables con retardos, con protocolos de pruebas basado en una estructura HIL (Hardware in the loop)