Generación evolutiva de reglas para sintonización de controladores P+D en procesos integradores e inestables con retardos, con protocolos de pruebas basado en una estructura HIL (Hardware in the loop)

dc.creatorMontes Juan, Lizeth Berenice
dc.creatorMontes Juan, Lizeth Berenice
dc.date.accessioned2018-05-10T15:26:38Z
dc.date.accessioned2022-10-13T18:49:40Z
dc.date.available2018-05-10T15:26:38Z
dc.date.available2022-10-13T18:49:40Z
dc.date.created2018-05-10T15:26:38Z
dc.date.issued2004
dc.identifierhttp://hdl.handle.net/11285/629629
dc.identifier.urihttps://repositorioslatinoamericanos.uchile.cl/handle/2250/4200430
dc.publisherInstituto Tecnológico y de Estudios Superiores de Monterrey
dc.relationversión publicada
dc.relationInvestigadores
dc.relationEstudiantes
dc.rightshttp://creativecommons.org/licenses/by-nc-nd/4.0
dc.rightsinfo:eu-repo/semantics/openAccess
dc.subjectControladores programables
dc.subjectAlgoritmos computacionales
dc.subjectProgramación genética (Ciencia de la computación)
dc.subjectInteligencia artificial
dc.titleGeneración evolutiva de reglas para sintonización de controladores P+D en procesos integradores e inestables con retardos, con protocolos de pruebas basado en una estructura HIL (Hardware in the loop)
dc.typeTesis de licenciatura


Este ítem pertenece a la siguiente institución