Buscar
Mostrando ítems 1-6 de 6
Análise e simulação de topologias de redes em chip
(Universidade Estadual de MaringáBrasilPrograma de Pós-Graduação em Ciência da ComputaçãoUEMMaringá, PRDepartamento de Informática, 2018)
Exploração de espaço de projeto para geração de redes em chip de topologias irregulares otimizadas: a rede UTNoC
(BrasilUFRNPROGRAMA DE PÓS-GRADUAÇÃO EM SISTEMAS E COMPUTAÇÃO, 2016-12-08)
During the design of multiprocessor architectures, the design space exploration step may
be aided by tools that assist and accelerate this process. The project of architectures
whose communications are based on ...
Otimização de topologia irregular para aplicações tempo real e não tempo real em MP-SoCs baseadas em redes-em-chip
(BrasilUFRNPROGRAMA DE PÓS-GRADUAÇÃO EM SISTEMAS E COMPUTAÇÃO, 2018-12-07)
With the evolution of multiprocessing architectures, Networks-on-Chip (NoCs) have become a viable solution for the communication subsystem. Since there are many possible
architectural implementations, some use regular ...
Redes em chip irregulares para tolerância a falhas e atendimento de tempo real
(Universidade Federal do Rio Grande do NorteBrasilUFRNPROGRAMA DE PÓS-GRADUAÇÃO EM SISTEMAS E COMPUTAÇÃO, 2021-01-28)
Network-on-chip emerged due to the need to efficiently communicate the cores from a
multiprocessor systems on a chip. Since then, they have become the main communication
paradigm for this type of system, with several ...
Generation of application specific fault tolerant irregular NoC topologies using tabu search
(Universidade Federal do Rio Grande do NorteBrasilUFRNBacharelado em Ciência da Computação, 2019-06)
Network on Chip (NoC) was proposed to enhance computer performance. Initially conceived topologies tended to have a regular structure, aiming flexibility - regular performance for different applications, and multiple paths ...
Um middleware reconfigurável para redes de sensores sem fio
(Universidade Federal de Pernambuco, 2014)