Multiplicador analógico em tecnologia CMOS com alta rejeição à variação da tensão de alimentação

Abstract

O presente trabalho consiste no desenvolvimento e avaliação de uma arquitetura de multiplicador analógico de quatro quadrantes de elevada robustez em relação à variação da tensão de alimentação. Embora o multiplicador proposto neste trabalho seja de uso geral, a principal motivação de sua concepção é a aplicação na implementação da rede neuronal/não linear celular (CNN) voltada para o processamento de imagens. Para garantir as características desejadas ao multiplicador, também foi projetada e avaliada uma fonte de corrente de polarização pouco sensível às variações da tensão de alimentação. A avaliação de desempenho do multiplicador foi realizada através de extensas simulações em diferentes cenários, que apontam um erro de linearidade inferior a 3% da máxima excursão de saída para variações na tensão de alimentação de até 20% abaixo do valor nominal. Um conjunto inicial de simulações da CNN implementada com o bloco multiplicador desenvolvido revelam resultados satisfatórios para as funções de processamento avaliadas.