Dissertação (mestrado) - Universidade Federal de Santa Catarina, Centro Tecnológico, Programa de Pós-Graduação em Engenharia Elétrica, Florianópolis, 2018.O crescimento do número de transistores e a maior integração de funcionalidades analógicas nos circuitos integrados atuais têm acrescentado expressiva complexidade aos sistemas embarcados. Desafios são encontrados no fluxo de projeto devido a diferenças no nível de abstração das metodologias de implementação e verificação de circuitos analógicos e digitais. O uso de HDLs (Hardware Description Languages) no desenvolvimento de modelos de circuitos AMS (Analog Mixed Signal) é uma boa prática para unificar este fluxo. No entanto, o processo de verificação ainda enfrenta desafios relacionados à automatização dos testes no domínio analógico principalmente na geração de estímulos e coleta de dados de cobertura. Neste trabalho foi propostauma metodologia adaptativa de verificação funcional de circuitos de sinais mistos adotando a UVM (Universal Verification Methodology). Para tal, utilizou-se técnicas de verificação digital, tais como, CRV (Constrained Random Verification) e MDV (Metric Driven Verification). Além disso, foram aplicadas técnicas de aceleração de cobertura com estímulos adaptativos e inserção de restrições em tempo de execução. A combinação de tais técnicas foi aplicada com êxito no desenvolvimento de um IP-AMS (Intellectual Property). Múltiplos casos detestes foram explorados para demonstrar a flexibilidade desta combinação. Avaliou-se a abordagem proposta em termos dos impactos que a eficientização na geração de estímulos analógicos produziram na verificação AMS. O estudo de caso demonstrou uma combinação adequada de metodologias unificadas para aplicação no desenvolvimento top-down de Ips-AMS.Abstract : The growth of the number of transistors and the greater integration of analog functions in the state-of-the-art integrated circuits have added significant complexity to the embedded systems. There are challenges in the project flow due to differences in the level of abstraction of the methodologies of implementation and verification of analogue and digital circuits. The use of Hardware Description Languages (HDLs) in the development of AMS circuit models (Analog Mixed Signal) is a good practice to unify this flow. However, the verification process still faces challenges related to the automation of the tests in the analogue domain, mainly in the generation of input signals (stimuli) and data collection of coverage. In this work, an adaptive methodology for functional verification of mixed-signal circuits based on the UVM (Universal Verification Methodology) is proposed. To this end, digital verification techniques, such as CRV (Constrained Random verification) and MDV (Metric Driven Verification) are used. In addition, accelerated coverage techniques were applied with adaptive stimuli and insertion of execution time constraints. The combination of suchtechniques was successfully applied in the development of an IP-AMS (Intellectual Property). Multiple test cases have been explored to demonstrate the flexibility of this combination. The proposed approach is evaluated in terms of the impacts of the more effective generation ofanalog stimuli in the AMS verification. The case study demonstrates an adequate combination of unified methodologies for its application in the top-down development of the IPs-AMS.