In this paper, we extract the mobility of ultra-thin, body buried oxide and fully depleted silicon-on-insulator MOSFET, for different front and back-gate configurations. The mobility values are found by using the Capacitance - Gate Voltage and Current - Gate Voltage characteristics. In addition, the maximum electron mobility is calculated for both configurations: SiON/Si (front-gate) and SiO2/Si (back-gate). Based on the mobility peak, it is determined that the electron transport can be improved by a factor of 1.6 for the front gate configuration. This improvement is explained by the back-channel activation. On the other hand, for the back-gate configuration the electron mobility is improved by a factor of 2.5. A second peak is observed in the electron mobility but cannot be appreciated, mainly because of the influence of an additional capacitance.En el presente trabajo, se extrae la movilidad de dispositivos MOSFET de silicio en aislante, ultra delgados y agotados completamente, para las configuraciones de compuerta frontal y trasera. Los valores de movilidad fueron encontrados usando las características Capacitancia - Voltaje de Compuerta y Corriente de Drenaje - Voltaje de Compuerta. Adicionalmente, se calcula el máximo de movilidad de electrones para ambas configuraciones: SiON/Si (compuerta frontal) y SiO2/Si (compuerta trasera). En base al pico de movilidad encontrado, se determina que el transporte de electrones puede ser mejorado por un factor 1.6 para la compuerta frontal. Esta mejora se explica por la activación de la compuerta trasera. Por otro lado, en la configuración de compuerta trasera la movilidad de electrones se mejora en un factor 2.5. Un segundo pico puede ser observado en la movilidad de electrones, sin poder ser apreciado con claridad y siendo originado por la presencia de una capacitancia adicional.