We use the MOS transistor model from COMSOL [1] as a template to develop our own UT-FD-SOI-MOSFET with an ultra-thin geometry (Channel thickness = 10nm). SOI-MOSFETs are used to reduce short channel effect problems in actual MOSFET structures and to enable further miniaturization. Our model shows a linear dependence of the front Threshold Voltage with the Back Gate Voltage, which has been reported experimentally by [2] and theoretically by [3].Usamos el modelo de un transistor MOS de COMSOL [4] para desarrollar un nuevo modelo de un SOI-MOSFET completamente agotado y ultra delgado (profundidad de canal de 10nm). Los dispositivos MOSFET de Silicio en Aislante (Silicon On Insulator SOI-MOSFET) son utilizados para reducir los efectos de canal corto en estructuras MOSFET y lograr nuevos umbrales de miniaturización de los transistores. Nuestro modelo muestra una dependencia lineal del voltaje de umbral frontal con respecto al voltaje de compuerta posterior. Resultados similares se han reportado experimentalmente por [4] y teóricamente por [5].