bachelorThesis
Dual mode logic – high speed and energy efficient address decoder
Registro en:
Tesis (Ingeniero Electrónico), Universidad San Francisco de Quito, Colegio de Ciencias e Ingeniería; Quito, Ecuador, 2020
Autor
Arévalo Checa, Adriana Monstserrat
Institución
Resumen
The CMOS logic consists of the use of the p-type channel (PMOS) and n-type channel (NMOS)
field effect transistors (MOSFET), with a configuration that allows that when the device is
turned off, the energy consumption is only due to the presence of parasitic currents. Currently,
this logic is the most widely used to produce integrated circuits on a large scale. However, it
has been detected that CMOS logic presents propagation delay and high energy consumption
issues... La lógica CMOS consiste en la utilización de los transistores de efecto de campo (MOSFET)
de canal tipo p (PMOS) y de canal tipo n (NMOS), con una configuración que permite cuando
el dispositivo esté apagado, el consumo de energía sea solo por la presencia de corrientes
parásitas. Sin embargo, la lógica CMOS se caracteriza por ser lenta y presenta un alto consumo
de energía...