Electrical Parameters Extraction of CMOS Floating-Gate Inverters
Extracción de parámetros eléctricos de inversores CMOS de compuerta flotante
| dc.creator | JESUS EZEQUIEL MOLINAR SOLIS | |
| dc.creator | VICTOR HUGO PONCE PONCE | |
| dc.creator | RODOLFO ZOLA GARCIA LOZANO | |
| dc.creator | ALEJANDRO DIAZ SANCHEZ | |
| dc.creator | JOSE MIGUEL ROCHA PEREZ | |
| dc.date | 2010 | |
| dc.date.accessioned | 2023-07-25T16:23:43Z | |
| dc.date.available | 2023-07-25T16:23:43Z | |
| dc.identifier | http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/1471 | |
| dc.identifier.uri | https://repositorioslatinoamericanos.uchile.cl/handle/2250/7806665 | |
| dc.description | This work provides an accurate methodology for extracting the floating-gate gain factory, of cmos floating-gate inverters with a clock-driven switch for accessing temporarilly to the floating-gate. with the methodology proposed in this paper, the γ factor and other parasitic capacitances coupled to the floating-gate can be easily extracted in a mismatch-free approach. this parameter plays an important role in modern analog and mixed-signal cmos circuits, since it limits the circuit performance. theoretical and measured values using two test cells, fabricated in a standard double poly double metal cmos ami-abn process with 1.2 μm design rules, were compared. the extracted parameters can be incorporated into floating-gate ps pice macromodels for obtaining accurate electrical simulation. | |
| dc.description | En este trabajo se brinda una metodología precisa para la extracción del factor de ganancia γ de la compuerta flotante en inversores CMOS, que constan de un interruptor para acceder temporalmente a la compuerta flotante. Con la metodología propuesta, el factor γ y otras capacitancias parásitas acopladas a la compuerta flotante pueden ser extraídas. Estos parámetros son de mucha importancia, ya que juegan un papel importante en el desempeño de circuitos analógicos y de señal mixta. La comparación entre cálculos teóricos y simulaciones es hecha utilizando dos celdas de prueba fabricadas de tecnología AMI ABN de 1.2 µm, a través de la organización MOSIS. Los parámetros extraídos pueden ser incorporados a macromodelos en PSpice para obtener simulaciones más precisas. | |
| dc.format | application/pdf | |
| dc.language | eng | |
| dc.publisher | FI-UNAM | |
| dc.relation | citation:Molinar-Solís J.E., et al., (2010). Electrical parameters extraction of CMOS floating-gate inverters, Ingeniería Investigación y Tecnología, Vol. XI (3): 315-323 | |
| dc.rights | info:eu-repo/semantics/openAccess | |
| dc.rights | http://creativecommons.org/licenses/by-nc-nd/4.0 | |
| dc.subject | info:eu-repo/classification/FG-inverter/FG-inverter | |
| dc.subject | info:eu-repo/classification/neuMOS/neuMOS | |
| dc.subject | info:eu-repo/classification/Floating- gate/Floating- gate | |
| dc.subject | info:eu-repo/classification/inversor de compuerta flotante/inversor de compuerta flotante | |
| dc.subject | info:eu-repo/classification/NeuMOS/NeuMOS | |
| dc.subject | info:eu-repo/classification/Compuerta flotante/Compuerta flotante | |
| dc.subject | info:eu-repo/classification/cti/1 | |
| dc.subject | info:eu-repo/classification/cti/22 | |
| dc.subject | info:eu-repo/classification/cti/2203 | |
| dc.subject | info:eu-repo/classification/cti/2203 | |
| dc.title | Electrical Parameters Extraction of CMOS Floating-Gate Inverters | |
| dc.title | Extracción de parámetros eléctricos de inversores CMOS de compuerta flotante | |
| dc.type | info:eu-repo/semantics/article | |
| dc.type | info:eu-repo/semantics/acceptedVersion | |
| dc.audience | students | |
| dc.audience | researchers | |
| dc.audience | generalPublic |