Implementación eficiente para aceleración por hardware en sistemas FPGA-Microprocesador.

Abstract

Actualmente, es cada vez más como un implementar algoritmos sobre arquitecturas de cómputo heterogéneas, en donde existe más de una unidad de procesamiento de datos. En esta tesis se pretende integrar arquitecturas de cómputo, en un enfoque híbrido, en donde coexisten un CPU de arquitectura ARM y un FPGA en el mismo circuito integrado. En esta arquitectura, se planea implementar algoritmos con posibilidades de ser procesados en paralelo, tal es el caso de algoritmos de procesamiento de imágenes. Para lograr lo anterior, es necesario modificar los algoritmos secuenciales de procesamiento de imágenes y adaptarlos para que utilicen recursos que posibiliten la paralelización de tareas.