Metodología de Diseño de la Etapa Digital de un Transceptor de Conversión Directa

Abstract

Las redes inalámbricas forman parte de nuestro diario vivir, permitiendo el envío y recepción de datos en un mundo cada vez más interconectado [1]. Dentro de las comunicaciones electrónicas, los sistemas que se encargan de realizar estas tareas son los transceptores [2]. Para ello, estas actividades se realizan de forma analógica en la etapa de radiofrecuencia, mientras que en la de procesamiento digital se realizan a nivel de bits [3]. Por otro lado, estas comunicaciones se llevan a cabo apegándose a los estándares y protocolos internacionales vigentes [4,5]. Debido a lo anterior, en esta tesis se propone una arquitectura para la etapa digital de un transceptor de conversión directa, de acuerdo a los lineamientos indicados por el estándar IEEE 802.15.4 y el protocolo Zigbee, que buscan reducir el consumo de energía de los dispositivos desarrollados bajo sus lineamientos. Dicha arquitectura se compone de una etapa de recepción, integrada por los bloques: demodulador OQPSK y sincronizador de chips. Mientras que la de transmisión incluye a los elementos: bit a símbolo, símbolo a chip, modulador OQPSK y generador de pulsos. Por último, en la sub-capa MAC se encuentra el verificador CRC y el generador de relojes. En seguida, todos los bloques que conforman la arquitectura fueron descritos en lenguaje HDL y puestos a puestos a prueba para comprobar su correcto funcionamiento, obteniéndose las simulaciones y layouts correspondientes. Es importante señalar, que para la síntesis y simulación de los bloques se utiliza la plataforma Alliance [6], aplicando una tecnología de 130 nanómetros.