Diseño de un circuito logico para functores logicos

dc.contributorPérez Silva, José Luis
dc.creatorVega Ramírez, Alejandro Antonio
dc.date.accessioned2023-06-30T19:28:39Z
dc.date.available2023-06-30T19:28:39Z
dc.date.issued2006
dc.identifierhttps://ru.dgb.unam.mx/handle/DGB_UNAM/TES01000612042
dc.identifierhttps://tesiunam.dgb.unam.mx/F?func=direct&current_base=TES01&doc_number=000612042
dc.identifier001-01170-V4-2006
dc.identifier.urihttps://repositorioslatinoamericanos.uchile.cl/handle/2250/7180864
dc.languagespa
dc.rightshttp://creativecommons.org/licenses/by-nc-nd/4.0
dc.rightsAcceso en línea sin restricciones
dc.titleDiseño de un circuito logico para functores logicos
dc.typeTesis de maestría
dc.typepublishedVersion


Este ítem pertenece a la siguiente institución