dc.creator | Angeles Solis, Isaías Yazmani | |
dc.creator | Salinas Arroyo, Luis Alberto | |
dc.date | 2012-09-12T16:22:20Z | |
dc.date | 2012-09-12T16:22:20Z | |
dc.date | 2009 | |
dc.date.accessioned | 2017-04-03T15:47:49Z | |
dc.date.available | 2017-04-03T15:47:49Z | |
dc.identifier | http://cdigital.uv.mx/handle/123456789/30987 | |
dc.identifier.uri | http://repositorioslatinoamericanos.uchile.cl/handle/2250/677509 | |
dc.description | Trabajo Práctico Educativo presentado a la Facultad de Ingeniería Electrónica y Comunicaciones, Región Poza Rica-Tuxpan. | |
dc.language | es | |
dc.subject | Circuitos lógicos--Diseño y construcción | |
dc.subject | Computadoras digitales | |
dc.subject | Diseño lógico | |
dc.subject | Laboratorios virtuales | |
dc.title | Laboratorio virtual de lógica digital combinacional | |
dc.type | Otro | |