Diseño de un Procesador Semitipificado Basado en FPGA para Decodificación de HMM-Edición Única

dc.contributorÁvila Ortega, Alfonso
dc.contributorITESM-Campus Monterrey
dc.contributorRodríguez Cruz, José Ramón
dc.contributorDieck Assad, Graciano
dc.creatorJorge Arturo Alvarado Sánchez
dc.date.accessioned2015-08-17T09:42:51Z
dc.date.accessioned2022-10-13T21:57:56Z
dc.date.available2015-08-17T09:42:51Z
dc.date.available2022-10-13T21:57:56Z
dc.date.created2015-08-17T09:42:51Z
dc.date.issued2007-05-01
dc.identifierhttp://hdl.handle.net/11285/567685
dc.identifier.urihttps://repositorioslatinoamericanos.uchile.cl/handle/2250/4223795
dc.description.abstractSe presenta el diseño de un procesador semitipificado basado en FPGA para el algoritmo de Viterbi. Se hace uso de una librería que se encarga de convertir un número en puntoflotante en uno con base logarítmica, explotando así las propiedades de esta transformación. El procesador está diseñado para hacer las operaciones a un modelo oculto de Markov de tres estados y ofrece una ganancia en velocidad (speedup) al realizar dichas operaciones en comparación con un procesador MIPS. Para comprobar que las señales del procesador eran correctas se hizo uso de un analizador en hardware.
dc.publisherInstituto Tecnológico y de Estudios Superiores de Monterrey
dc.rightshttp://creativecommons.org/licenses/by-nc-nd/4.0
dc.rightsinfo:eu-repo/semantics/openAccess
dc.titleDiseño de un Procesador Semitipificado Basado en FPGA para Decodificación de HMM-Edición Única
dc.typeTesis de maestría


Este ítem pertenece a la siguiente institución