Diseño, desarrollo e implementación de un motor de descarga de la suma de verificación del protocolo de control de transmisión (TCP) para sistemas embebidos que hacen uso del controlador de memoria multipuerto (MPMC) y del bus local de procesador (PLB) de Xilinx Inc.

dc.creatorValerio Regalado, Christian Ignacio
dc.date.accessioned2015-08-17T11:16:57Z
dc.date.accessioned2022-10-13T20:09:37Z
dc.date.available2015-08-17T11:16:57Z
dc.date.available2022-10-13T20:09:37Z
dc.date.created2015-08-17T11:16:57Z
dc.date.issued2012-05-01
dc.identifierhttp://hdl.handle.net/11285/571919
dc.identifier.urihttps://repositorioslatinoamericanos.uchile.cl/handle/2250/4210622
dc.publisherInstituto Tecnológico y de Estudios Superiores de Monterrey
dc.rightshttp://creativecommons.org/licenses/by-nc-nd/4.0
dc.rightsinfo:eu-repo/semantics/openAccess
dc.titleDiseño, desarrollo e implementación de un motor de descarga de la suma de verificación del protocolo de control de transmisión (TCP) para sistemas embebidos que hacen uso del controlador de memoria multipuerto (MPMC) y del bus local de procesador (PLB) de Xilinx Inc.
dc.typeTesis de maestría


Este ítem pertenece a la siguiente institución