Diseño de un convertidor de señal con aplicación en sensores de imágenes

Abstract

En el proceso de conversión de una señal analógica a señal digital (AD) de una imagen, se considera al tiempo de procesamiento como una variable crítica para la obtención de la imagen. Por lo que es necesario desarrollar e integrar en el mismo circuito integrado, uno o más bloques de conversión AD con tiempos de conversión extremadamente altos. En esta tesis se presenta el diseño de un convertidor de señal con aplicación en sensores de imágenes adaptable a un sistema de cámara de un solo chip basado en la técnica de conversión por modulación ΣΔ. Por otro lado, se emplea una arquitectura paralela en la que las restricciones en cuanto al tiempo de conversión dejan de ser un factor importante para el desempeño del convertidor, evitándose así los problemas de acoplamiento parásito de cargas en las líneas de control de señal y la disminución de consumo de energía. El sistema presentado en esta tesis es modelado mediante el uso del simulador de circuitos PSpice y el diseño del layout con la herramienta de diseño geométrico L-Edit de Tanner EDA, procurando que la configuración de los transistores sea la más simple posible. // In the process of converting an analog signal to digital signal of an image, the processing time is considered as a critical variable for obtaining the image. Therefore it is necessary to develop and integrate into the same integrated circuit, one or more blocks of Analog–Digital conversion with extremely high conversion times. This thesis presents the design of an Analog–Digital signal converter with application in image sensors applicable to a camera system on a single chip based on the conversion technique Sigma-Delta modulation, while leveraging the advantages of technological advances in CMOS (0.5 micron). On the other hand, it is used a parallel architecture in which the restrictions on the conversion time are no longer an important factor for the performance of the converter, thus avoiding problems of coupling parasite loads in signal control lines and the reduced energy consumption. The system presented in this thesis is modeling using the PSpice circuit simulator and design layout with L-Edit geometric design tool from Tanner EDA, ensuring that the configuration of the transistors is as simple as possible and preventing the violation of design rules.