Extracción de parámetros eléctricos de inversores CMOS de compuerta flotante

Electrical Parameters Extraction of CMOS Floating-Gate Inverters

dc.contributores-ES
dc.contributoren-US
dc.creatorMolinar Solís, J E; Universidad Autónoma del Estado de México
dc.creatorPonce Ponce, V H; IPN
dc.creatorGarcía Lozano, R Z; Universidad Autónoma del Estado de México
dc.creatorDíaz Sanchez, A; Instituto Nacional de Astrofísica, Óptica y Electrónica INAOE
dc.creatorRocha Pérez, j M; Instituto Nacional de Astrofísica, Óptica y Electrónica INAOE
dc.date2010-07-30
dc.date.accessioned2018-03-16T14:03:39Z
dc.date.available2018-03-16T14:03:39Z
dc.identifierhttp://ojs.unam.mx/index.php/ingenieria/article/view/18569
dc.identifier.urihttp://repositorioslatinoamericanos.uchile.cl/handle/2250/1187128
dc.descriptionEn este trabajo se brinda una metodología precisa para la extracción del factor de ganancia g de la compuerta flotante en inversores CMOS, que constan de un interruptor para acceder temporalmente a la compuerta flotante. Con la metodología propuesta, el factor g y otras capacitancias parásitas acopladas a la compuerta flotante pueden ser extraídas. Estos parámetros son de mucha importancia, ya que juegan un papel importante en el desempeño de circuitos analógicos y de señal mixta. La comparación entre cálculos teóricos y simulaciones es hecha utilizando dos celdas de prueba fabricadas detecnología AMIABN de 1.2mm, a través de la organización MOSIS. Los parámetros extraídos pueden ser incorporados a macromodelos en PSpice para obtener simulaciones más precisas.es-ES
dc.descriptionThis work provides an accurate methodology for extracting the floating-gate gain factor g, of CMOS floating-gate inverters with a clock-driven switch for accessing temporarilly to the floating-gate. With the methodology proposed in this paper, the g factor and other parasiticcapacitances coupled to the floating-gate can be easily extracted in a mismatch-free approach. This parameter plays animportant role in modern analog and mixed-signal CMOS circuits, since it limits the circuit performance. Theoretical and measured values using two test cells, fabricated in a standard double poly double metal CMOS AMI-ABN process with 1.2mm design rules, were compared. The extracted parameters can be incorporated into floating-gate PS pice macromodels for obtaining accurate electrical simulation.en-US
dc.formatapplication/pdf
dc.languagespa
dc.publisherFacultad de Ingenieríaes-ES
dc.relationhttp://ojs.unam.mx/index.php/ingenieria/article/view/18569/17626
dc.sourceIngeniería Investigación y Tecnología; Vol 11, No 003 (2010)es-ES
dc.source1405-7743
dc.subjectFG-inverter; neuMOS; floating-gateen-US
dc.subjectinversor de compuerta flotante; NeuMOS; compuerta flotantees-ES
dc.titleExtracción de parámetros eléctricos de inversores CMOS de compuerta flotantees-ES
dc.titleElectrical Parameters Extraction of CMOS Floating-Gate Invertersen-US
dc.typeArtículos de revistas
dc.typeArtículos de revistas


Este ítem pertenece a la siguiente institución