Buscar
Mostrando ítems 1-5 de 5
Implementação em FPGA de um módulo multiplicador e acumulador aritmético de alto desempenho para números em ponto flutuante de precisão dupla, padrão IEEE 754
(Universidade Federal de Pernambuco, 2014)
Desenvolvimento de uma FFT utilizando ponto flutuante para FPGA
(Universidade Federal de Pernambuco, 2014)
Arquitetura de uma unidade aritmética em ponto flutuante padrão IEEE754 32 bits
(Universidade Federal do PampaCampus Alegrete, 2017)
Desenvolvimento de um núcleo aritmético híbrido em hardware reconfigurável para imageamento sísmico segundo o algoritmo RTM
(Universidade Federal de PernambucoUFPEBrasilPrograma de Pos Graduacao em Ciencia da Computacao, 2016)