Buscar
Mostrando ítems 31-40 de 208
Diseño e implementación de un temporizador programable en FPGA utilizando lenguaje VERILOG
(Valgañon Medécigo Daniel., 2017-04-27)
Ferramenta web semiautomática para geração de ambientes de verificação UVM com SystemVerilog
(Universidade Federal do PampaUNIPAMPAMestrado Acadêmico em Engenharia ElétricaBrasilCampus Alegrete, 2018)
Implementação do modelo contínuo estático e dinâmico de nanofios transistores MOS sem junções usando linguagem Verilog-A para projeto de circuitos CMOS
(Centro Universitário FEI, São Bernardo do Campo, 2019)
Implementação de uma unidade de efeitos de áudio digital em FPGA
(Universidade Federal de São Paulo, 2023-01-24)
O presente trabalho tratou da implementação de uma unidade de efeitos de áudio digital
voltada para o uso em tempo real por meio de um FPGA. Foram implementados seis
efeitos de áudio distintos por meio da linguagem de ...
A compact functional verification flow for a RISC-V 321 based core
(IEEE, 2020)
The structure of a functional verification flow used for the design of a RISC-V core is presented. The paper offers a guide on the test-planning used and details of the flow architecture, showing how to integrate the ...
Experimental silicon tunnel-FET device model applied to design a Gm-C filter
(Iop Publishing Ltd, 2020-09-01)
This work presents the design of a Gm-C filter using experimental data of a silicon tunneling field effect transistors (TFET) device. The application takes advantage of the low g(m)of a Si TFET device, resulting in an ...
Diseño de recuperador de datos y reloj adaptivo a jitter
(ITESO, 2018-08)