| dc.creator | Proença, Matheus Carpes | |
| dc.date | 2021-06-07T11:38:15Z | |
| dc.date | 2021-06-07T11:38:15Z | |
| dc.date | 2020 | |
| dc.date | 2021-05-31 | |
| dc.date.accessioned | 2023-09-29T14:41:48Z | |
| dc.date.available | 2023-09-29T14:41:48Z | |
| dc.identifier | PROENÇA, Matheus Carpes. Estudo comparativo de tecnologias nanoeletrônicas CMOS e SET aplicadas a portas lógicas digitais. 2020. Monografia (Graduação em Engenharia da Computação) - Faculdade de Tecnologia e Ciências Sociais Aplicadas, Centro Universitário de Brasília, Brasília, 2020. | |
| dc.identifier | https://repositorio.uniceub.br/jspui/handle/prefix/15106 | |
| dc.identifier | Diaz, Francisco Javier de Obaldia | |
| dc.identifier.uri | https://repositorioslatinoamericanos.uchile.cl/handle/2250/9121917 | |
| dc.description | O transistor mono-elétron (SET) é um dispositivo de dimensões nanométricas, com características similares ao MOSFET, cuja concepção foi dada mediante a necessidade de superar as limitações impostas pelos fenômenos da mecânica quântica às arquiteturas de circuitos convencionais. Este artigo apresenta um estudo comparativo entre o desempenho das tecnologias CMOS e SET explorando suas vantagens e desvantagens no contexto de portas lógicas digitais. A análise foi dada por meio dos softwares de simulação de circuitos elétricos SIMON e LTspice para projetar os diferentes sistemas a partir de modelagens matemáticas amplamente utilizadas, representando de forma aproximada a influência dos efeitos quânticos nessas tecnologias | |
| dc.language | pt_BR | |
| dc.publisher | UniCEUB | |
| dc.subject | SET | |
| dc.subject | CMOS | |
| dc.subject | Portas lógicas | |
| dc.title | Estudo comparativo de tecnologias nanoeletrônicas CMOS e SET aplicadas a portas lógicas digitais | |
| dc.type | TCC | |
