Redes de interconexão multiestágios em arquiteturas dinamicamente reconfiguráveis de grão grosso acopladas a processadores Risc

Multistage interconnection networks in coarse grain dynamically reconfigurable architectures coupled to Risc processors

dc.contributorhttp://lattes.cnpq.br/1258655655699233
dc.contributorGoulart, Carlos de Castro
dc.contributorhttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4784106Y9
dc.contributorIorio, Vladimir Oliveira Di
dc.contributorhttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4784559J9
dc.contributorFerreira, Ricardo dos Santos
dc.contributorhttp://buscatextual.cnpq.br/buscatextual/visualizacv.do?id=K4723626E5
dc.contributorFreitas, Henrique Cota de
dc.contributorMartins, Carlos Augusto Paiva da Silva
dc.contributorhttp://lattes.cnpq.br/6790342959640905
dc.creatorLaure, Marcone Guimarães
dc.date2015-03-26T13:10:24Z
dc.date2011-10-17
dc.date2015-03-26T13:10:24Z
dc.date2010-03-05
dc.date.accessioned2023-09-27T21:09:33Z
dc.date.available2023-09-27T21:09:33Z
dc.identifierLAURE, Marcone Guimarães. Multistage interconnection networks in coarse grain dynamically reconfigurable architectures coupled to Risc processors. 2010. 103 f. Dissertação (Mestrado em Metodologias e técnicas da Computação; Sistemas de Computação) - Universidade Federal de Viçosa, Viçosa, 2010.
dc.identifierhttp://locus.ufv.br/handle/123456789/2608
dc.identifier.urihttps://repositorioslatinoamericanos.uchile.cl/handle/2250/8955682
dc.descriptionArquiteturas reconfiguraveis de grão grosso se apresentam como soluções escalaveis para sistemas embarcados, capazes de prover desempenho e economia de energia, ao mesmo tempo em que a granularidade grosssa reduz a memória e o tempo de reconfiguração, bem como a complexidade do roteamento e d0 posicionamento. Contudo, mesmo em arquiteturas regulares, os custos em área de interconexãosão elçevados, podendo chegar a 50% da área do componente reconfigurável. Grande parte das arquiteturas são bidimensionais e utlizam redes totalmente interconectáveis, como redes de multiplexadores ou crossbar, para prover máxima roteabilidade ao custo de área extra. Neste trabalho são apresentados os beneficios do uso de redes multiestágios, de baixo custo em área e baixa complexidade, em arquiteturas de reconfiguração dinâmica e transparente. Além da economia de até 26% no total da área ocupada pela unidade funcional reconfigurável (UFR) com redes multiestágios diante UFR com redes multiplexadores, foi proposto um novo modelo de UFR, unidimensional, que é ainda mais compacto. Ao mesmo tempo em que a área da UFR é reduzida, a flexibilidade de acelerar aplicações heterogeneas é mantida.
dc.descriptionCoarse grain reconfigurable architectures are presented as scalable solutions for embedde systems, capable of providing performance and power savings, while the coarse grain reduces memory and reconfiguration time, and reduces the routing and placement complexit. Howerer, even in regular architectures, the interconnection costs in area are high, reaching 50 % oh the area of reconfigurable component. Most os these architectures are two-dimensional and uses fully conectable networks, like multiplexers networks or crossbar, to provide maximum routeability at cost os extra area. This works shows the benefits of using multistage networks, such as low-cost area and low complexity, in architectures with dynamic and trasparent reconfiguration. Besides the saving of 26% in the total area occupied by the reconfigurable unit (RU) with multistage networks before the RU with multiplexers networks of multiplexers, a new model of RU, one-dimensional is proposed, which is even more compact. At the same time that the area of RU is reduced, the flexibility to accelerate heterogeneous applications is maintained.
dc.descriptionConselho Nacional de Desenvolvimento Científico e Tecnológico
dc.formatapplication/pdf
dc.formatapplication/pdf
dc.languagepor
dc.publisherUniversidade Federal de Viçosa
dc.publisherBR
dc.publisherMetodologias e técnicas da Computação; Sistemas de Computação
dc.publisherMestrado em Ciência da Computação
dc.publisherUFV
dc.rightsAcesso Aberto
dc.subjectArquiteturas reconfiguráveis
dc.subjectReconfiguração dinâmica
dc.subjectTradução binária
dc.subjectRedes multiestagios
dc.subjectAceleradores em Hardware
dc.subjectReconfigurable architectures
dc.subjectDynamic reconfiguration
dc.subjectBinary translation
dc.subjectMultistage networks
dc.subjectHardware accelerators
dc.subjectCNPQ::CIENCIAS EXATAS E DA TERRA::CIENCIA DA COMPUTACAO
dc.titleRedes de interconexão multiestágios em arquiteturas dinamicamente reconfiguráveis de grão grosso acopladas a processadores Risc
dc.titleMultistage interconnection networks in coarse grain dynamically reconfigurable architectures coupled to Risc processors
dc.typeDissertação


Este ítem pertenece a la siguiente institución