| dc.contributor | Grellert, Mateus | |
| dc.contributor | UFSC | |
| dc.creator | Spader Simon, Luis Antonio | |
| dc.date | 2021-08-23T11:46:13Z | |
| dc.date | 2021-08-23T11:46:13Z | |
| dc.date | 2021-08-22 | |
| dc.date.accessioned | 2023-09-02T11:24:40Z | |
| dc.date.available | 2023-09-02T11:24:40Z | |
| dc.identifier | https://repositorio.ufsc.br/handle/123456789/226508 | |
| dc.identifier.uri | https://repositorioslatinoamericanos.uchile.cl/handle/2250/8594279 | |
| dc.description | Seminário de Iniciação Científica e Tecnológica Universidade Federal de Santa Catarina - CTC - Engenharia Eletrônica | |
| dc.description | O aumento da demanda de serviços de vídeos em tempo real, acentuou a necessidade de comprimir vídeos atualmente. Para isso, a aceleração da codificação através de blocos de hardware, pode ser de grande valia para a contribuir com a evolução dos codificadores de vídeo. Esta pesquisa propõe arquiteturas de hardware para otimização da codificação de vídeo em tempo real, uma vez que soluções apenas em software, não são possíveis para aplicação em tempo real de codificadores de vídeo altamente eficientes. Para tal desenvolveu-se diferentes arquiteturas em hardware para aplicação de algoritmos de IA para acelerar a codificação de vídeo em tempo real. A arquitetura proposta foi sintetizada para uma FPGA Cyclone IV a qual permite uma rede neural de alta complexidade de até 1900 neurônios. | |
| dc.format | Resumo + Vídeo | |
| dc.format | video/mp4 | |
| dc.language | pt_BR | |
| dc.publisher | Florianópolis, SC | |
| dc.subject | AV1 | |
| dc.subject | Vídeo digital | |
| dc.subject | Codificação | |
| dc.subject | Inteligência Artificial | |
| dc.subject | Hardware | |
| dc.title | HaS-CoDeC: Hardware/Software Co-Design para Codificação de Vídeo de Alta Eficiência Usando Algoritmos de Machine Learning | |
| dc.type | Video | |
