| dc.contributor | Meinhardt, Cristina | |
| dc.contributor | Grellert, Mateus | |
| dc.contributor | Universidade Federal de Santa Catarina | |
| dc.creator | Campos, Isac de Souza | |
| dc.date | 2021-08-23T11:45:09Z | |
| dc.date | 2021-08-23T11:45:09Z | |
| dc.date | 2021-08-22 | |
| dc.date.accessioned | 2023-09-02T06:23:57Z | |
| dc.date.available | 2023-09-02T06:23:57Z | |
| dc.identifier | https://repositorio.ufsc.br/handle/123456789/226504 | |
| dc.identifier.uri | https://repositorioslatinoamericanos.uchile.cl/handle/2250/8579859 | |
| dc.description | Apresentação do relatório de bolsista. Universidade Federal de Santa Catarina. INE. Ciência da Computação. | |
| dc.description | Circuitos integrados VLSI (Very Large Scale Integration) usando nanotecnologia requisi-
tam novas metodologias de projeto e ferramentas de EDA (Electronic Desing Automation -
Automação do projeto eletrônico) para lidar com os problemas decorrentes do processo de
fabricação, tais como o aumento da complexidade das regras de projeto na etapa de manufa-
tura. Neste trabalho são consideradas alternativas de algoritmos e estruturas de dados para
a etapa de síntese
lógica. Os métodos de síntese lógica desenvolvidas neste trabalho baseiam-se em técnicas
de aprendizado de máquina, as quais vêm demonstrando potencial para conduzir a soluções
algorítmicas relevantes na área. | |
| dc.format | video/mp4 | |
| dc.language | pt_BR | |
| dc.publisher | Florianópolis, SC | |
| dc.subject | Árvore de Decisão | |
| dc.subject | Aprendizagem de Máquina | |
| dc.subject | Síntese Lógica | |
| dc.title | Otimização de Etapas do Fluxo de Síntese de Circuitos Integrados Explorando Técnicas de Aprendizado de Máquina | |
| dc.type | Presentation | |
