dc.contributor | Giraldo Carvajal, Juan Carlos | |
dc.contributor | Giraldo Carvajal, Juan Carlos | |
dc.contributor | Uribe Aponte, Jose Luis | |
dc.creator | Pérez Echeverry, Juan Guillermo | |
dc.creator | Viana De Ávila, Leonardo Jose | |
dc.date.accessioned | 2023-08-04T12:19:29Z | |
dc.date.accessioned | 2023-08-29T00:07:37Z | |
dc.date.available | 2023-08-04T12:19:29Z | |
dc.date.available | 2023-08-29T00:07:37Z | |
dc.date.created | 2023-08-04T12:19:29Z | |
dc.identifier | http://hdl.handle.net/10554/65119 | |
dc.identifier | instname:Pontificia Universidad Javeriana | |
dc.identifier | reponame:Repositorio Institucional - Pontificia Universidad Javeriana | |
dc.identifier | repourl:https://repository.javeriana.edu.co | |
dc.identifier.uri | https://repositorioslatinoamericanos.uchile.cl/handle/2250/8489332 | |
dc.description.abstract | Los lenguajes de descripción hardware permiten realizar una descripción formal de un circuito electrónico, posibilitando a su vez, su análisis automático y simulación. Sus orígenes se remontan a la década de los 70 producto de la complejidad que estaba representando el diseño de estos circuitos. En un principio surge A Hardware Programming Language (AHPL) partiendo de APL como base, contando con características hardware adicionales e implementándose por poco más de una década [2]. Tiempo después, gracias al acelerado desarrollo de las nuevas tecnologías y con el fin de poder diseñar circuitos digitales cada vez mas potentes y complejos, se creó VHDL [1]. Este lenguaje fue el escogido por el instituto de ingenieros eléctricos y electrónicos como estándar de diseño hace aproximadamente tres décadas. La gran capacidad de este lenguaje permitió que desde aquellos días, hasta hoy, se use con éxito en el diseño de diversos sistemas digitales, independiente de su complejidad [3].
A pesar de la gran influencia que tuvo el lenguaje AHPL en su época, a día de hoy no se usa mucho. La complejidad que se puede alcanzar con VHDL comparado con AHPL es tan superior, que en los cursos de hoy en día, muchos estudiantes son introducidos a los lenguajes de descripción hardware con VHDL. Dicho lo anterior, en muchas ocasiones, los estudiantes aprenden a diseñar diversos tipos de sistemas, sin embargo, “muchas de las instrucciones y construcciones secuenciales en VHDL no tienen una representación hardware”, lo que dificulta tener un mayor entendimiento del sistema a un bajo nivel [1].
Siguiendo con la idea anterior, este documento contiene el diseño, implementación, verificación y validación de un traductor de lenguaje AHPL a VHDL. Cabe recalcar que el propósito de este proyecto es orientar la herramienta a un ámbito educativo, en donde los estudiantes tengan la posibilidad de diseñar un sistema AHPL y obtener su equivalente VHDL. Con esto se fomenta el aprendizaje del diseño digital en bajo nivel, además de poder comparar el mismo sistema en dos lenguajes distintos. | |
dc.language | spa | |
dc.publisher | Pontificia Universidad Javeriana | |
dc.publisher | Ingeniería Electrónica | |
dc.publisher | Facultad de Ingeniería | |
dc.rights | Atribución-NoComercial-SinDerivadas 4.0 Internacional | |
dc.rights | http://creativecommons.org/licenses/by-nc-nd/4.0/ | |
dc.rights | info:eu-repo/semantics/openAccess | |
dc.rights | De acuerdo con la naturaleza del uso concedido, la presente licencia parcial se otorga a título gratuito por el máximo tiempo legal colombiano, con el propósito de que en dicho lapso mi (nuestra) obra sea explotada en las condiciones aquí estipuladas y para los fines indicados, respetando siempre la titularidad de los derechos patrimoniales y morales correspondientes, de acuerdo con los usos honrados, de manera proporcional y justificada a la finalidad perseguida, sin ánimo de lucro ni de comercialización. De manera complementaria, garantizo (garantizamos) en mi (nuestra) calidad de estudiante (s) y por ende autor (es) exclusivo (s), que la Tesis o Trabajo de Grado en cuestión, es producto de mi (nuestra) plena autoría, de mi (nuestro) esfuerzo personal intelectual, como consecuencia de mi (nuestra) creación original particular y, por tanto, soy (somos) el (los) único (s) titular (es) de la misma. Además, aseguro (aseguramos) que no contiene citas, ni transcripciones de otras obras protegidas, por fuera de los límites autorizados por la ley, según los usos honrados, y en proporción a los fines previstos; ni tampoco contempla declaraciones difamatorias contra terceros; respetando el derecho a la imagen, intimidad, buen nombre y demás derechos constitucionales. Adicionalmente, manifiesto (manifestamos) que no se incluyeron expresiones contrarias al orden público ni a las buenas costumbres. En consecuencia, la responsabilidad directa en la elaboración, presentación, investigación y, en general, contenidos de la Tesis o Trabajo de Grado es de mí (nuestro) competencia exclusiva, eximiendo de toda responsabilidad a la Pontifica Universidad Javeriana por tales aspectos. Sin perjuicio de los usos y atribuciones otorgadas en virtud de este documento, continuaré (continuaremos) conservando los correspondientes derechos patrimoniales sin modificación o restricción alguna, puesto que, de acuerdo con la legislación colombiana aplicable, el presente es un acuerdo jurídico que en ningún caso conlleva la enajenación de los derechos patrimoniales derivados del régimen del Derecho de Autor. De conformidad con lo establecido en el artículo 30 de la Ley 23 de 1982 y el artículo 11 de la Decisión Andina 351 de 1993, "Los derechos morales sobre el trabajo son propiedad de los autores", los cuales son irrenunciables, imprescriptibles, inembargables e inalienables. En consecuencia, la Pontificia Universidad Javeriana está en la obligación de RESPETARLOS Y HACERLOS RESPETAR, para lo cual tomará las medidas correspondientes para garantizar su observancia. | |
dc.rights | info:eu-repo/semantics/openAccess | |
dc.subject | AHPL | |
dc.subject | VHDL | |
dc.subject | lenguaje | |
dc.subject | HDL | |
dc.subject | traductor | |
dc.subject | léxico | |
dc.subject | sintaxis | |
dc.subject | token | |
dc.subject | código | |
dc.subject | LEX | |
dc.subject | YACC | |
dc.subject | gramática | |
dc.subject | BNF | |
dc.subject | semántica | |
dc.subject | entradas | |
dc.subject | salidas | |
dc.subject | memorias | |
dc.subject | buses | |
dc.subject | lógica | |
dc.title | Traductor AHPL-VHDL | |