| dc.contributor | Uribe Aponte, José Luis | |
| dc.contributor | Viveros Moreno, Francisco | |
| dc.creator | Garay Rodríguez, Pablo Andrés | |
| dc.date | 2015-11-08T22:12:13Z | |
| dc.date | 2016-03-29T17:49:34Z | |
| dc.date | 2020-04-16T16:33:06Z | |
| dc.date | 2023-05-10T17:13:58Z | |
| dc.date | 2015-11-08T22:12:13Z | |
| dc.date | 2016-03-29T17:49:34Z | |
| dc.date | 2020-04-16T16:33:06Z | |
| dc.date | 2023-05-10T17:13:58Z | |
| dc.date | 2014 | |
| dc.date.accessioned | 2023-08-24T12:13:13Z | |
| dc.date.available | 2023-08-24T12:13:13Z | |
| dc.identifier | https://hdl.handle.net/20.500.12032/91481 | |
| dc.identifier.uri | https://repositorioslatinoamericanos.uchile.cl/handle/2250/8421257 | |
| dc.description | "El presente trabajo desarrolla un ""Sistema de Depuración para procesadores de Arquitectura CORTEX"", se desarrolló haciendo uso del Software Quartus II de Altera. El trabajo hace parte de la sección de técnicas Digitales y está basado en un trabajo de grado anterior titulado ""PROCESADOR DIGITAL, ARQUITECTURA ARM CORTEX-M3"" No 1162, se plantea el uso de Breakpoints para realizar detenciones sobre dicho procesador y se realiza el control de flujo de la ejecución del programa mediante saltos por ciclo de instrucción o saltos entre instrucciones seleccionadas. Hace uso de una tarjeta de desarrollo FPGA y del Protocolo de comunicación RS232. " | |
| dc.format | PDF | |
| dc.format | application/pdf | |
| dc.language | spa | |
| dc.publisher | Pontificia Universidad Javeriana | |
| dc.rights | http://creativecommons.org/licenses/by-nc-nd/4.0/ | |
| dc.subject | Procesador | |
| dc.subject | Depurador | |
| dc.subject | CORTEX | |
| dc.title | Sistema de depuración para procesador CORTEX | |
