dc.contributor | Viveros Moreno, Francisco | |
dc.contributor | Uribe Aponte, Jose Luis | |
dc.creator | Mendivelso Pardo, Danilo Andrés | |
dc.date | 2017-06-13T22:11:52Z | |
dc.date | 2020-04-16T16:40:49Z | |
dc.date | 2023-05-10T17:21:07Z | |
dc.date | 2017-06-13T22:11:52Z | |
dc.date | 2020-04-16T16:40:49Z | |
dc.date | 2023-05-10T17:21:07Z | |
dc.date | 2016 | |
dc.date.accessioned | 2023-08-24T07:29:24Z | |
dc.date.available | 2023-08-24T07:29:24Z | |
dc.identifier | https://hdl.handle.net/20.500.12032/93009 | |
dc.identifier.uri | https://repositorioslatinoamericanos.uchile.cl/handle/2250/8411730 | |
dc.description | Diseño implementación y verificación de una arquitectura de memoria direccionable por contenido (CAM) para ser sintetizada y desplegada en dispositivos de lógica programable como una FPGA. | |
dc.format | PDF | |
dc.format | application/pdf | |
dc.language | spa | |
dc.publisher | Pontificia Universidad Javeriana | |
dc.rights | http://creativecommons.org/licenses/by-nc-nd/4.0/ | |
dc.subject | Memoria direccionable por contenido | |
dc.subject | Diseño de circuitos digitales | |
dc.subject | VHDL | |
dc.subject | Memoria | |
dc.subject | FPGA | |
dc.title | SoftCAM : una memoria direccionable por contenido para dispositivos de lógica programable | |