| dc.contributor | Palacios Meléndez, Edwin Fernando | |
| dc.creator | Aguilar Jaramillo, José Manuel | |
| dc.date | 2017-06-19T19:35:10Z | |
| dc.date | 2017-06-19T19:35:10Z | |
| dc.date | 2017-06-06 | |
| dc.date.accessioned | 2023-08-11T16:35:29Z | |
| dc.date.available | 2023-08-11T16:35:29Z | |
| dc.identifier | http://repositorio.ucsg.edu.ec/handle/3317/8346 | |
| dc.identifier.uri | https://repositorioslatinoamericanos.uchile.cl/handle/2250/8232720 | |
| dc.description | El presente documento del trabajo de titulación consiste en la implementación de un filtro digital FIR durante el procesamiento de señales ECG. La búsqueda de información relacionada al trabajo propuesto en repositorios y revistas fue de gran utilidad para cumplir con los objetivos planteados. En la primera parte se describen las generalidades del trabajo y en la segunda parte los elementos necesarios como la fisiología del corazón, la medición e interpretación de las señales ECGs, así como los tipos de ondas, intervalos y segmentos de una señal ECG. También se describe básicamente la tecnología, configuración y arquitecturas del dispositivo de arreglos de compuertas programables en campo conocido como FPGA. Finalmente, la última parte se realiza el diseño del filtrado digital FIR para eliminación de ruido. Esta parte se utiliza la tarjeta de entrenamiento FPGA DE2 de Altera, en la que se trabaja eficientemente en la muestra de resultados. También, fue necesaria el uso de la herramienta FDA de Matlab para el filtro digital FIR. | |
| dc.format | application/pdf | |
| dc.language | spa | |
| dc.publisher | Universidad Católica de Santiago de Guayaquil | |
| dc.rights | info:eu-repo/semantics/openAccess | |
| dc.rights | http://creativecommons.org/licenses/by-nc-sa/4.0/ | |
| dc.subject | SEÑAL ECG | |
| dc.subject | PROCESAMIENTO DE SEÑALES | |
| dc.subject | DISPOSITIVOS PROGRAMABLE | |
| dc.subject | RUIDOS | |
| dc.title | Implementación de procesamiento de señales ECG mediante filtrado digital FIR utilizando el dispositivo programable FPGA. | |
| dc.type | info:eu-repo/semantics/masterThesis | |
