CMOS digital integrated circuit design faced to NBTI and other nanometric effects
Projeto de circuitos integrados digitais CMOS face ao NBTI e outros efeitos nanométricos
| dc.contributor | Ribas, Renato Perez | |
| dc.contributor | Reis, Andre Inacio | |
| dc.creator | Dal Bem, Vinícius | |
| dc.date | 2012-02-11T01:24:25Z | |
| dc.date | 2010 | |
| dc.identifier | http://hdl.handle.net/10183/37180 | |
| dc.identifier | 000819328 | |
| dc.description | Esta dissertação explora os desafios agravados pela miniaturização da tecnologia na fabricação e projeto de circuitos integrados digitais. Os efeitos físicos do regime nanométrico reduzem o rendimento da produção e encurtam a vida útil dos dispositivos, restringindo a utilidade dos padrões de projeto convencionais e ameaçando a evolução da tecnologia CMOS como um todo. Nesta dissertação é exposta uma consistente revisão bibliográfica dos principais efeitos físicos parasitas presentes no regime nanométrico. Como o NBTI tem recebido destaque na literatura relacionada à confiabilidade de circuitos, este efeito de envelhecimento recebe destaque também neste texto, sendo explorado mais detalhadamente. Diversas técnicas de avaliação de redução do NBTI são demonstradas, sendo apresentados, em cada um destes tópicos, trabalhos desenvolvidos no âmbito desta dissertação e seus resultados. O circuito proposto como técnica de avaliação de NBTI permite uso de simulações elétricas para análise de degradação de circuitos. A análise da influência do rearranjo da estrutura de transistores para reduzir a degradação quanto ao NBTI apresenta bons resultados e não impede o uso de outras técnicas combinadas. | |
| dc.description | This thesis explores the challenges worsened by the technology miniaturization in fabrication and design of digital integrated circuits. The physical effects of nanometric regime reduce the production yield and shorten the devices lifetime, restricting the usefulness of standard design flows and threatening the evolution of CMOS technologies. This thesis exposes a consistent bibliographic review about the main aggressive physical effects of nanometric regime. NBTI has received special attention in reliability literature, so this text follows the same strategy, deeply exploring this aging effect. A broad set of NBTI evaluation and mitigation techniques are explained, including developed works in each one of these categories. The proposed circuit as NBTI evaluation technique allows the use of electrical simulation for circuit degradation analysis. The analysis of the transistors arrangement restructuring as a technique for NBTI degradation reduction shows satisfactory results, while does not restrict the use of other combined techniques. | |
| dc.format | application/pdf | |
| dc.language | eng | |
| dc.rights | Open Access | |
| dc.subject | Microelectronics | |
| dc.subject | NBTI | |
| dc.subject | CMOS | |
| dc.subject | Nanotechnology | |
| dc.subject | Integrated circuits | |
| dc.subject | Digital design | |
| dc.subject | Logic gate | |
| dc.subject | Aging effects | |
| dc.subject | Reliability | |
| dc.subject | Yield | |
| dc.subject | Microeletrônica | |
| dc.subject | Cmos | |
| dc.title | CMOS digital integrated circuit design faced to NBTI and other nanometric effects | |
| dc.title | Projeto de circuitos integrados digitais CMOS face ao NBTI e outros efeitos nanométricos | |
| dc.type | Dissertação |