dc.contributorPonguillo Intriago, Ronald Alberto
dc.creatorEspol
dc.creatorCaicedo Mejillones, Steven Kleber
dc.creatorParedes Cedeño, Jeanneth Mirelly
dc.date2017-12-28T19:23:06Z
dc.date2017-12-28T19:23:06Z
dc.date2017-12-28
dc.date.accessioned2023-08-09T15:19:59Z
dc.date.available2023-08-09T15:19:59Z
dc.identifierCaicedo Mejillones, Steven Kleber; Paredes Cedeño, Jeanneth Mirelly (2014). Diseño e implementación de un analizador de protocolo RS-232 basado en el procesador NIOS II. Trabajo final para la obtención del título: Ingeniero en Telemática / Ingeniero en Electrónica y Telecomunicaciones. Espol.Fiec, Guayaquil. 167p.
dc.identifierhttp://www.dspace.espol.edu.ec/xmlui/handle/123456789/42184
dc.identifierD-84333
dc.identifier.urihttps://repositorioslatinoamericanos.uchile.cl/handle/2250/8124276
dc.descriptionEn el presente trabajo se desarrolló una herramienta que servirá para recolectar y analizar las tramas del protocolo de comunicación serial RS-232 mostrando dicha información en una PC o en un Dispositivo con Sistema Operativo Android, lo que nos permitirá entender e interpretar el funcionamiento del protocolo antes mencionado además de ayudarnos en la tarea de detectar y resolver problemas relacionados con este tipo de comunicación. Para esto se desarrolló un Sistema Embebido basado en el Microprocesador NIOS II el cual fue implementado en la tarjeta de desarrollo y educación DE0 nano de Terasic Inc., cuyo componte principal es la FPGA EP4CE22F17C6N de la familia Cyclone IVE de Altera.
dc.descriptionGuayaquil
dc.descriptionIngeniero en Telemática / Ingeniero en Electrónica y Telecomunicaciones
dc.formatapplication/pdf
dc.format167
dc.formatapplication/pdf
dc.languagespa
dc.publisherEspol
dc.rightsopenAccess
dc.subjectPROCESADORES
dc.subjectPROTOCOLO
dc.subjectPLATAFORMA NIOS II
dc.titleDiseño e implementación de un analizador de protocolo RS-232 basado en el procesador NIOS II
dc.typebachelorThesis


Este ítem pertenece a la siguiente institución