Diseño e implementación de un robot velocista de competencia sobre plataforma FPGA

dc.contributorPonguillo Intriago, Ronald Alberto
dc.creatorVeriñaz Jadán, Herman Isaac
dc.creatorMartínez Vera, Caril Ronnie
dc.date2015-09-24T20:41:45Z
dc.date2015-09-24T20:41:45Z
dc.date2015-09-24
dc.date.accessioned2023-08-08T23:25:58Z
dc.date.available2023-08-08T23:25:58Z
dc.identifierVeriñaz Jadán, Herman Isaac; Martinez Vera, Caril Ronnie (2015). Diseño e implementación de un robot velocista de competencia sobre plataforma FPGA. Trabajo final para la obtención del título: Ingeniero en Electrónica y Telecomunicaciones. Espol.Fiec, Guayaquil. 206p
dc.identifierhttp://www.dspace.espol.edu.ec/xmlui/handle/123456789/30117
dc.identifierD-84606
dc.identifier.urihttps://repositorioslatinoamericanos.uchile.cl/handle/2250/8112466
dc.descriptionEsta tesis describe el desarrollo de un robot velocista para competencias en los aspectos electrónicos, mecánicos y de software. El algoritmo que controla el robot es un sistema de control de cascada, la velocidad de los motores es controlada por un sistema de retroalimentación que también fija la dirección del robot.
dc.descriptionGuayaquil
dc.descriptionIngeniero en Electrónica y Telecomunicaciones
dc.formatapplication/pdf
dc.format206p
dc.formatapplication/pdf
dc.languagespa
dc.publisherEspol
dc.rightsopenAccess
dc.subjectROBOTS
dc.subjectPLATAFORMA FPGA
dc.titleDiseño e implementación de un robot velocista de competencia sobre plataforma FPGA
dc.typebachelorThesis


Este ítem pertenece a la siguiente institución