Implementation of a Reed Solomon encoder and Decoder (204.188) on an FPGA card with Euclid's modified algorithm

Implementación de un Codificador y Decodificador Reed Solomon (204,188) en una Tarjeta FPGA con el Algoritmo de Euclides Modificado

dc.creatorOñate, Cristian
dc.creatorLupera, Pablo
dc.date2018-12-02
dc.date.accessioned2023-08-08T18:53:11Z
dc.date.available2023-08-08T18:53:11Z
dc.identifierhttps://revistas.utb.edu.ec/index.php/sr/article/view/600
dc.identifier10.26910/issn.2528-8083vol3issJIEE2018.2018pp35-42p
dc.identifier.urihttps://repositorioslatinoamericanos.uchile.cl/handle/2250/8055186
dc.descriptionThis article performs an analysis of the Reed-Solomon code theory, and then specifically describes the coding and decoding of the Reed-Solomon code (204, 188) in VHDL. After that, the code described in the Virtex 5 XUPV5-LX110T FPGA card was implemented. The encoder design was made using its generic architecture, while the decoder was used as the basis of the algorithms of Euclid Modified, Chien and Forney. Finally, the correct operation was verified and the amount of resources used on the card was determined when implementing the studied algorithm.en-US
dc.descriptionEn este artículo se realiza un análisis de la teoría del código Reed-Solomon, para luego describir específicamente la codificación y decodificación del código Reed-Solomon (204, 188) en VHDL. Posterior a eso, se implementó el código descrito en la tarjeta FPGA Virtex 5 XUPV5-LX110T. El diseño del codificador se lo realizó usando su arquitectura genérica, mientras que para el decodificador se usaron como base los algoritmos de Euclides Modificado, Chien y Forney. Finalmente, se verificó su correcto funcionamiento y se determinó la cantidad de recursos utilizados de la tarjeta al implementar el algoritmo estudiado.es-ES
dc.formatapplication/pdf
dc.formattext/html
dc.languagespa
dc.publisherUniversidad Técnica de Babahoyoes-ES
dc.relationhttps://revistas.utb.edu.ec/index.php/sr/article/view/600/400
dc.relationhttps://revistas.utb.edu.ec/index.php/sr/article/view/600/554
dc.rightsDerechos de autor 2018 Journal of Science and Research: Revista Ciencia e Investigaciónes-ES
dc.sourceJournal of Science and Research: Revista Ciencia e Investigación; Vol. 3 No. JIEE2018 (2018): Special Issue; 35-42en-US
dc.sourceJournal of Science and Research; Vol. 3 Núm. JIEE2018 (2018): Edición Especial; 35-42es-ES
dc.source2528-8083
dc.source2528-8083
dc.subjectEuclid's modified algorithmen-US
dc.subjectBug fixesen-US
dc.subjectReed Solomonen-US
dc.subjectAlgoritmo de Euclides modificadoes-ES
dc.subjectCorrección de erroreses-ES
dc.subjectReed Solomones-ES
dc.titleImplementation of a Reed Solomon encoder and Decoder (204.188) on an FPGA card with Euclid's modified algorithmen-US
dc.titleImplementación de un Codificador y Decodificador Reed Solomon (204,188) en una Tarjeta FPGA con el Algoritmo de Euclides Modificadoes-ES
dc.typeinfo:eu-repo/semantics/article
dc.typeinfo:eu-repo/semantics/publishedVersion


Este ítem pertenece a la siguiente institución