Arreglo de microelectrodos planares con procesos CMOS estándar (Semiconductor Complementario Metal-Oxido)

dc.creatorBLANCA SUSANA SOTO CRUZ
dc.creatorCARLOS ZUÑIGA ISLAS
dc.date2011
dc.date.accessioned2023-07-25T16:24:25Z
dc.date.available2023-07-25T16:24:25Z
dc.identifierhttp://inaoe.repositorioinstitucional.mx/jspui/handle/1009/1834
dc.identifier.urihttps://repositorioslatinoamericanos.uchile.cl/handle/2250/7807025
dc.descriptionSe presenta el diseño e integración en el mismo substrato, de un arreglo de microelectrodos planares y el circuito de lectura implementado en un proceso comercial estándar CMOS (Semiconductor Complementario Metal-Oxido), de 0.6 μm. El diseño incluye el blindaje alrededor del arreglo de microelectrodos y el control del filtro pasabanda a través de la compuerta de transmisión CMOS operando en la región de subumbral. Esto se logra variando el voltaje de compuerta en un rango de 400 a 800 mV para un rango de frecuencia de corte bajo de 1 hasta 1 KHz. El funcionamiento del circuito con polarización de ± 1.5 V dio una ganancia de 40 dB, PSRR (razón de rechazo de la potencia aplicada) de 44 dB y CMRR (razón de rechazo de señales comunes) de 87 dB en un área 0.014 mm2 haciéndolo un buen prospecto para la aplicación biológica.
dc.descriptionThe design and the on-chip integration of planar microelectronic array and the read-out circuit implemented by 0.6 μm CMOS process (Complementary Metal–Oxide–Semiconductor), is presented. The design includes a shielding ring around the microelectrode array and a control for a tunable low pass filter, which are made with a CMOS transmission gate operating in subthreshold region. This is achieved by varying the gate voltage in a range from 400 to 800 mV for a frequency range of 1 to 1KHz. The performance of the circuit with a voltage supply ± 1.5 V was 40dB gain, 44 dB PSRR (power supply rejection ratio) and 87 dB CMRR (common-mode rejection ratio), in an area of 0.014mm2, showing that the system is a good alternative for biological applications.
dc.formatapplication/pdf
dc.languagespa
dc.publisherInformación Tecnológica
dc.relationcitation:López, F., et al., (2011). Arreglo de microelectrodos planares con procesos CMOS estándar (Semiconductor Complementario Metal-Oxido), Información Tecnológica, Vol. 22 (3): 115-124
dc.rightsinfo:eu-repo/semantics/openAccess
dc.rightshttp://creativecommons.org/licenses/by-nc-nd/4.0
dc.subjectinfo:eu-repo/classification/CMOS/CMOS
dc.subjectinfo:eu-repo/classification/Microelectrodo/Microelectrodo
dc.subjectinfo:eu-repo/classification/Compuerta de transmisión/Compuerta de transmisión
dc.subjectinfo:eu-repo/classification/Bipotenciales/Bipotenciales
dc.subjectinfo:eu-repo/classification/Filtro pasabanda/Filtro pasabanda
dc.subjectinfo:eu-repo/classification/Microelectrode/Microelectrode
dc.subjectinfo:eu-repo/classification/Transmission gate/Transmission gate
dc.subjectinfo:eu-repo/classification/Biopotentials/Biopotentials
dc.subjectinfo:eu-repo/classification/Passband filter/Passband filter
dc.subjectinfo:eu-repo/classification/cti/1
dc.subjectinfo:eu-repo/classification/cti/22
dc.subjectinfo:eu-repo/classification/cti/2203
dc.subjectinfo:eu-repo/classification/cti/2203
dc.titleArreglo de microelectrodos planares con procesos CMOS estándar (Semiconductor Complementario Metal-Oxido)
dc.typeinfo:eu-repo/semantics/article
dc.typeinfo:eu-repo/semantics/acceptedVersion
dc.audiencestudents
dc.audienceresearchers
dc.audiencegeneralPublic


Este ítem pertenece a la siguiente institución