dc.contributorMARIA TERESA SANZ PASCUAL
dc.creatorOSCAR JAIR CINCO IZQUIERDO
dc.date2016-12
dc.date.accessioned2023-07-25T16:22:23Z
dc.date.available2023-07-25T16:22:23Z
dc.identifierhttp://inaoe.repositorioinstitucional.mx/jspui/handle/1009/832
dc.identifier.urihttps://repositorioslatinoamericanos.uchile.cl/handle/2250/7806048
dc.descriptionEn esta Tesis se propone la aproximación Piecewise-Linear (PWL) de funciones arbitrarias no lineales. Con la finalidad de diseñar el circuito PWL, la función no lineal debe clasificarse como cóncava, convexa, o una combinación de ambas. La metodología se basa en el empleo de las funciones “máximo o mínimo” para seleccionar el segmento adecuado y evitar la acumulación del error cuando se añaden diferentes segmentos lineales. Los segmentos lineales se generan partir de espejos de corriente de alta precisión y fuentes de corriente. Las topologías son robustas a mismatch y a variaciones de temperatura. La función PWL se realiza sumando los tramos lineales y seleccionándolos por medio de las operaciones “máximo y mínimo”, las cuales se implementan circuitalmente mediante arquitecturas Winner-Take-All (WTA) y Loser-Take-All (LTA) respectivamente. Ambos circuitos basan su funcionamiento en la réplica y la comparación de corriente. Espejos de corriente de alta precisión aseguran exactitud en la réplica de corrientes, lo que garantiza precisión en las arquitecturas WTA y LTA. Las funciones exponencial y logaritmo fueron aproximadas mediante esta técnica. Se verificó la precisión de cada una de las funciones, su rendimiento a variaciones de temperatura y las variaciones a mismatch mediante simulaciones Monte Carlo. Finalmente se generó un sistema de control basado en la conversión analógica-digital en modo corriente y un multiplexor analógico para la implementación de una función senoidal específica, involucrando los cuatro tipos de funciones descritos en la Tesis y de esta manera se comprobó la generalización de la metodología propuesta para cualquier función arbitraria no lineal.
dc.formatapplication/pdf
dc.languagespa
dc.publisherInstituto Nacional de Astrofísica, Óptica y Electrónica
dc.relationcitation:Cinco-Izquierdo O.J.
dc.rightsinfo:eu-repo/semantics/openAccess
dc.rightshttp://creativecommons.org/licenses/by-nc-nd/4.0
dc.subjectinfo:eu-repo/classification/PWL/PWL
dc.subjectinfo:eu-repo/classification/Diseño CMOS/CMOS design
dc.subjectinfo:eu-repo/classification/WTA/WTA
dc.subjectinfo:eu-repo/classification/LTA/LTA
dc.subjectinfo:eu-repo/classification/cti/1
dc.subjectinfo:eu-repo/classification/cti/22
dc.subjectinfo:eu-repo/classification/cti/2203
dc.subjectinfo:eu-repo/classification/cti/2203
dc.titleDiseño CMOS de generadores de funciones PWL
dc.typeinfo:eu-repo/semantics/masterThesis
dc.typeinfo:eu-repo/semantics/acceptedVersion
dc.audiencestudents
dc.audienceresearchers
dc.audiencegeneralPublic


Este ítem pertenece a la siguiente institución