| dc.contributor | VICTOR HUGO CHAMPAC VILELA | |
| dc.creator | JORGE ALEJANDRO NOCUA CIFUENTES | |
| dc.date | 2013-10 | |
| dc.date.accessioned | 2023-07-25T16:22:18Z | |
| dc.date.available | 2023-07-25T16:22:18Z | |
| dc.identifier | http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/794 | |
| dc.identifier.uri | https://repositorioslatinoamericanos.uchile.cl/handle/2250/7806011 | |
| dc.description | El escalamiento tecnológico ha permitido obtener circuitos con un mejor desempeño en una menor área. A medida que se disminuyen las dimensiones el número de
interconexiones y de transistores aumenta, conllevando a un incremento en la probabilidad
de ocurrencia de fallas tanto en la interconexión como en los dispositivos, es decir,
los circuitos fabricados son más susceptibles a defectos en el proceso de manufactura.
El impacto general de estos defectos en el retardo de los circuitos no es detectado ya
que el incremento de retardo no presenta una gran magnitud, por lo que son difícilmente
detectados dichos defectos comprometiendo la confiabilidad de los circuitos fabricados.
En este trabajo se ha desarrollado una metodología de detección de defectos de
retardos pequeños utilizando la correlación entre caminos. Al analizar un circuito determinado
se supone que si no existen defectos en los caminos el grado de correlación de
referencia debe cumplirse, de no ser así existe un defecto en uno de los caminos bajo
análisis; se utiliza como base el modelado estadístico del retardo de los caminos de un
circuito digital, lo cual permite obtener un grado de correlación de referencia con el
cual analizar las distribuciones de retardo de dos caminos seleccionados. Para obtener
los menores valores detectables de defectos de retardo se deben analizar dos caminos
altamente correlacionados, para lo cual se ha propuesto una metodología heurística de
selección tal que con base en un camino de interés y un conjunto de caminos candidatos
se obtengan aquellos que presenten el mayor grado de correlación con el camino
deseado.
En el primer capítulo se presentan las bases conceptuales sobre los principales defectos
en interconexiones, así como una explicación detallada de las principales variaciones
de proceso en los dispositivos. También se presenta el estado del arte de técnicas
convencionales de detección de fallas de retardo y luego se describe el concepto de defectos
de retardos pequeños y las metodologías de detección de este tipo de fallas hasta
ahora propuestas.
En el segundo capítulo se presenta la metodología de detección de pequeños retardos,
para la cual se explican los conceptos fundamentales de correlación y como esta
puede ser aplicada en el análisis del retardo de caminos digitales. | |
| dc.format | application/pdf | |
| dc.language | spa | |
| dc.publisher | Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| dc.relation | citation:Nocua-Cifuentes J.A. | |
| dc.rights | info:eu-repo/semantics/openAccess | |
| dc.rights | http://creativecommons.org/licenses/by-nc-nd/4.0 | |
| dc.subject | info:eu-repo/classification/Análisis de covarianza/Covariance analysis | |
| dc.subject | info:eu-repo/classification/Circuitos digitales/Digital circuits | |
| dc.subject | info:eu-repo/classification/Pruebas/Testing | |
| dc.subject | info:eu-repo/classification/cti/1 | |
| dc.subject | info:eu-repo/classification/cti/22 | |
| dc.subject | info:eu-repo/classification/cti/2203 | |
| dc.subject | info:eu-repo/classification/cti/2203 | |
| dc.title | Diseño y pruebas de circuitos y sistemas digitales usando la correlación entre trayectorias | |
| dc.type | info:eu-repo/semantics/masterThesis | |
| dc.type | info:eu-repo/semantics/acceptedVersion | |
| dc.audience | students | |
| dc.audience | researchers | |
| dc.audience | generalPublic | |
