| dc.contributor | VICTOR HUGO CHAMPAC VILELA | |
| dc.creator | FREDDY ALEXANDER FORERO RAMIREZ | |
| dc.date | 2015-11 | |
| dc.date.accessioned | 2023-07-25T16:20:47Z | |
| dc.date.available | 2023-07-25T16:20:47Z | |
| dc.identifier | http://inaoe.repositorioinstitucional.mx/jspui/handle/1009/60 | |
| dc.identifier.uri | https://repositorioslatinoamericanos.uchile.cl/handle/2250/7805281 | |
| dc.description | La continua reducción de los dispositivos MOSFET ha permitido que los circuitos
integrados VLSI alcancen una mayor densidad de integración y velocidad
de operación, lo cual ha llevado a un incremento en la demanda de circuitos
electrónicos. Sin embargo, en el régimen de dimensiones nanométricas el impacto
de algunos mecanismos que degradan el rendimiento del dispositivo es más
significativo, disminuyendo su tiempo de vida útil. Los principales mecanismos
de envejecimiento que afectan el rendimiento son NBTI, HCI y TDDBD, siendo
NBTI identificado como el factor predominante de envejecimiento en transistores
PMOS. El efecto que tiene NBTI es el de aumentar la magnitud del voltaje umbral
del transistor a través del tiempo. El incremento del voltaje umbral ocasiona que
el retardo de propagación de los caminos lógicos de señal en un circuito digital se
incremente. Si este retardo sobrepasa las restricciones de temporización del sistema
se presentará una falla que en algunas aplicaciones como en el área automotríz,
aeroespacial o médica son inaceptables. Para tolerar el incremento del retardo de
propagación debido al envejecimiento de los dispositivos, convencionalmente se
introduce un tiempo adicional en el período de reloj que funciona como margen
de seguridad (también llamado banda de guarda). Dependiendo de las condiciones
de operación del dispositivo como temperatura y voltaje de alimentación el efecto
del NBTI se hace mayor o menor, siendo la temperatura el factor mas importante
en el incremento del efecto del NBTI. | |
| dc.format | application/pdf | |
| dc.language | spa | |
| dc.publisher | Instituto Nacional de Astrofísica, Óptica y Electrónica | |
| dc.relation | citation:Forero-Ramirez F.A. | |
| dc.rights | info:eu-repo/semantics/openAccess | |
| dc.rights | http://creativecommons.org/licenses/by-nc-nd/4.0 | |
| dc.subject | info:eu-repo/classification/Confiabilidad/Reability | |
| dc.subject | info:eu-repo/classification/Dual VDD/Dual VDD | |
| dc.subject | info:eu-repo/classification/Temperatura/Negative bias temperature | |
| dc.subject | info:eu-repo/classification/Inestabilidad/Instability | |
| dc.subject | info:eu-repo/classification/Bajo poder/Low - power | |
| dc.subject | info:eu-repo/classification/cti/1 | |
| dc.subject | info:eu-repo/classification/cti/22 | |
| dc.subject | info:eu-repo/classification/cti/2203 | |
| dc.subject | info:eu-repo/classification/cti/220307 | |
| dc.subject | info:eu-repo/classification/cti/220307 | |
| dc.title | Circuitos robustos a envejecimiento de NBTI con voltaje dual de alimentación | |
| dc.type | info:eu-repo/semantics/masterThesis | |
| dc.audience | generalPublic | |
