Desarrollo de un clasificador asociativo para el reconocimiento de caracteres implementado en FPGA

dc.contributorHugo Jiménez Hernández
dc.contributorLuciano Nava Balanzar
dc.creatorALBERTO VAZQUEZ CERVANTES
dc.date2013-12
dc.date.accessioned2023-07-21T16:23:40Z
dc.date.available2023-07-21T16:23:40Z
dc.identifierhttp://cidesi.repositorioinstitucional.mx/jspui/handle/1024/384
dc.identifier.urihttps://repositorioslatinoamericanos.uchile.cl/handle/2250/7730363
dc.descriptionEn esta tesis se presenta una nueva propuesta para clasificación de caracteres en tiempo real, mediante una plataforma de propósito específico construida con FPGA (Field Programmable Gata Array). Este dispositivo se encarga de realizar el reconocimiento de cada carácter y de alguno otros procesos que puedan beneficiarse por un cómputo paralelo.
dc.formatapplication/pdf
dc.languagespa
dc.rightsinfo:eu-repo/semantics/openAccess
dc.rightshttp://creativecommons.org/licenses/by-nc/4.0
dc.subjectinfo:eu-repo/classification/ENE - Energía/DISPOSITIVO FPGA
dc.subjectinfo:eu-repo/classification/cti/7
dc.subjectinfo:eu-repo/classification/cti/33
dc.subjectinfo:eu-repo/classification/cti/3311
dc.subjectinfo:eu-repo/classification/cti/331102
dc.subjectinfo:eu-repo/classification/cti/331102
dc.titleDesarrollo de un clasificador asociativo para el reconocimiento de caracteres implementado en FPGA
dc.typeinfo:eu-repo/semantics/masterThesis
dc.coverageMX
dc.audiencegeneralPublic


Este ítem pertenece a la siguiente institución