Evaluación de Desempeño de un Patrón de Software para Multiprocesadores Asimétricos en Sistemas Embebidos

dc.creatorMartos, Pedro Ignacio Domingo
dc.creatorGarrido, Alejandra
dc.date2019
dc.date2019
dc.date2021-05-31T18:28:21Z
dc.date.accessioned2023-07-15T01:53:16Z
dc.date.available2023-07-15T01:53:16Z
dc.identifierhttp://sedici.unlp.edu.ar/handle/10915/119525
dc.identifierisbn:978-987-46297-6-0
dc.identifier.urihttps://repositorioslatinoamericanos.uchile.cl/handle/2250/7459976
dc.descriptionDentro de los sistemas embebidos hay una variante de sistemas multiprocesador (Multicore System on Chip devices – MSoC devices) donde no todos los procesadores son iguales. Estos SoCs se denominan “Dispositivos Multiprocesadores Asimétricos” (Asymmetric Multi Processing Devices – AMP Devices). Para tomar ventaja de las posibilidades que estos dispositivos ofrecen en sistemas embebidos, se han definido patrones de diseño específicos. No obstante ello, en la literatura hay pocos resultados experimentales que muestren los beneficios de aplicar estos patrones. En este trabajo se realiza la medición de desempeño del patrón “Ejecución Optimizada” (Optimized Execution), aplicado a un dispositivo AMP y usando la suite de desempeño “CoreMark”. Los resultados muestran que el uso de este patrón de diseño mejora el desempeño del sistema.
dc.descriptionLaboratorio de Investigación y Formación en Informática Avanzada
dc.formatapplication/pdf
dc.format35-37
dc.languagees
dc.rightshttp://creativecommons.org/licenses/by-nc-sa/4.0/
dc.rightsCreative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
dc.subjectCiencias Informáticas
dc.subjectPatrones de Sistemas Embebidos
dc.subjectPatrones para Multiprocesamiento Asimétrico
dc.subjectSoftware Embebido
dc.titleEvaluación de Desempeño de un Patrón de Software para Multiprocesadores Asimétricos en Sistemas Embebidos
dc.typeObjeto de conferencia
dc.typeObjeto de conferencia


Este ítem pertenece a la siguiente institución