Perú
| info:eu-repo/semantics/conferenceObject
Diseño y simulación de filtro IIR Butterworth sobre FPGA
dc.date.accessioned | 2016-04-08T09:24:30Z | |
dc.date.accessioned | 2023-05-31T19:04:14Z | |
dc.date.available | 2016-04-08T09:24:30Z | |
dc.date.available | 2023-05-31T19:04:14Z | |
dc.date.created | 2016-04-08T09:24:30Z | |
dc.date.issued | 2015 | |
dc.identifier | http://repositorio.uch.edu.pe/handle/uch/56 | |
dc.identifier.uri | https://repositorioslatinoamericanos.uchile.cl/handle/2250/6495366 | |
dc.description.abstract | En el Perú los filtros digitales se emplean mayormente sobre sistemas de cómputo y su aplicación sobre software de simulación de alto nivel y escasamente sobre hardware como son el micro-controlador o FPGA. Se presenta en este artículo el diseño un filtro rechaza banda entre las frecuencias de 330 y 400 Hz, el cual emplea 20 coeficientes, inviabilizando su implementación en un microcontrolador para las operaciones próximas a tiempo real, por ella se diseñan otras 2 etapas de procesos digitales en FPGA con un módulo de comunicación serial USART basado en el diseño de este último en máquinas de once estados. | |
dc.language | spa | |
dc.publisher | Universidad de Ciencias y Humanidades | |
dc.rights | http://creativecommons.org/licenses/by-nc-nd/2.5/pe | |
dc.rights | info:eu-repo/semantics/openAccess | |
dc.source | UNIVERSIDAD DE CIENCIAS Y HUMANIDADES | |
dc.source | Repositorio Institucional - UCH | |
dc.subject | Procesamiento digital de señales | |
dc.subject | Diseño y simulación de filtro | |
dc.title | Diseño y simulación de filtro IIR Butterworth sobre FPGA | |
dc.type | info:eu-repo/semantics/conferenceObject |