Perú | info:eu-repo/semantics/conferenceObject
dc.date.accessioned2016-04-08T09:24:30Z
dc.date.accessioned2023-05-31T19:04:14Z
dc.date.available2016-04-08T09:24:30Z
dc.date.available2023-05-31T19:04:14Z
dc.date.created2016-04-08T09:24:30Z
dc.date.issued2015
dc.identifierhttp://repositorio.uch.edu.pe/handle/uch/56
dc.identifier.urihttps://repositorioslatinoamericanos.uchile.cl/handle/2250/6495366
dc.description.abstractEn el Perú los filtros digitales se emplean mayormente sobre sistemas de cómputo y su aplicación sobre software de simulación de alto nivel y escasamente sobre hardware como son el micro-controlador o FPGA. Se presenta en este artículo el diseño un filtro rechaza banda entre las frecuencias de 330 y 400 Hz, el cual emplea 20 coeficientes, inviabilizando su implementación en un microcontrolador para las operaciones próximas a tiempo real, por ella se diseñan otras 2 etapas de procesos digitales en FPGA con un módulo de comunicación serial USART basado en el diseño de este último en máquinas de once estados.
dc.languagespa
dc.publisherUniversidad de Ciencias y Humanidades
dc.rightshttp://creativecommons.org/licenses/by-nc-nd/2.5/pe
dc.rightsinfo:eu-repo/semantics/openAccess
dc.sourceUNIVERSIDAD DE CIENCIAS Y HUMANIDADES
dc.sourceRepositorio Institucional - UCH
dc.subjectProcesamiento digital de señales
dc.subjectDiseño y simulación de filtro
dc.titleDiseño y simulación de filtro IIR Butterworth sobre FPGA
dc.typeinfo:eu-repo/semantics/conferenceObject


Este ítem pertenece a la siguiente institución