dc.contributorBaldassin, Alexandro José [UNESP]
dc.contributorUniversidade Estadual Paulista (Unesp)
dc.date.accessioned2019-10-11T20:02:39Z
dc.date.accessioned2022-12-19T17:42:24Z
dc.date.available2019-10-11T20:02:39Z
dc.date.available2022-12-19T17:42:24Z
dc.date.created2019-10-11T20:02:39Z
dc.date.issued2019-08-28
dc.identifierhttp://hdl.handle.net/11449/190715
dc.identifier000925916
dc.identifier33004153073P2
dc.identifier.urihttps://repositorioslatinoamericanos.uchile.cl/handle/2250/5364448
dc.description.abstractCom o crescimento contínuo do consumo de energia em microprocessadores,cientistas e engenheiros da computação redirecionaram atenção a arquiteturas heterogêneas, onde dispositivos de classes diferentes são usados para acelerar a computação. Dentre eles, existem as FPGAs (Field-Programmable Gate Arrays) cujo hardware pode ser reconfigurado após sua fabricação. Esta classe de dispositivos demonstra desempenho comparável aos processadores convencionais enquanto consomem apenas uma fração de energia. O uso de FPGAs vem se proliferando nos últimos anos e a perspectiva é que o nível de adoção continue a crescer. No entanto, programar FPGAs e aprimorar os programas para obter maior desempenho continua uma tarefa não trivial. Este trabalho apresenta uma compilação das principais transformações de código para otimização de programas direcionados à FPGAs. Neste trabalho também é avaliado o desempenho de programas executando em FPGAs. Mais especificamente, um subconjunto das transformações de código são aplicadas em um kernel OpenCL e os tempos de execução são medidos em um dispositivo da Intel®. Os resultados mostram que, sem a aplicação das transformações, o desempenho dos dispositivos é abaixo do que é observado quando as transformações são de fato aplicadas.
dc.description.abstractWith the ever increasing power wall in microprocessor design, scientists and engineers shifted their attention to heterogeneous architectures, where in several classes of devices are used for different kinds of computation. Among them are FPGAs whose hardware can be reconfigured after manufacturing. These devices offer comparable performance to CPUs while consuming only a fraction of energy. Infact, the use of FPGAs have been proliferating in recent years and should continue to do so considering the amount of attention these devices are receiving. Still, programmability and performance engineering in FPGAs remain hard. This work presents acompilation of the most prominent code transformations for optimizing code aimed at FPGAs. In this work we also evaluate the performance of programs running on FPGAs. More specifically, we apply a subset of the code transformations to an OpenCL kernel and measure the execution time on a Intel® FPGA. We show that, without applying these transformations before execution, poor performance is observed and the devices are underutilized.
dc.languageeng
dc.publisherUniversidade Estadual Paulista (Unesp)
dc.rightsAcesso aberto
dc.subjectFPGA
dc.subjectComputação de alto desempenho
dc.subjectOtimização de código
dc.subjectHigh-performance computing
dc.subjectCode optimization
dc.titlePerformance evaluation of code optimizations in FPGA accelerators
dc.typeTesis


Este ítem pertenece a la siguiente institución