Convolutional neural network using VHDL to train an object classifier on an image

Red neuronal convolucional usando VHDL para entrenar un clasificador de objetos en una imagen

dc.creatorNiño Carmonal, Cesar Arturo
dc.creatorSánchez-Chero, Manuel Jesús
dc.creatorOrtiz Ortiz, Emanuel
dc.creatorSernaque Julca, Juan Carlos
dc.creatorRisco Ipanaqué, Cecilia Lizeth
dc.date2021-01-11
dc.date.accessioned2022-11-02T18:30:06Z
dc.date.available2022-11-02T18:30:06Z
dc.identifierhttps://produccioncientificaluz.org/index.php/rluz/article/view/34876
dc.identifier10.46925//rdluz.32.16
dc.identifier.urihttps://repositorioslatinoamericanos.uchile.cl/handle/2250/5026810
dc.descriptionThe objective of the present work was to implement a convolutional neural network in hardware using VHDL. Regarding its design, it was experimental, the research begins with the design of a convolutional neural network in Software using Python, where Tensorflow and Keras were used. This design required a 6-epoch training to exceed 90% accuracy when classifying the images from the MNITS dataset. From this design, the parameters and hyperparameters, necessary for hardware design, are obtained. For the implementation of the algorithm in hardware, it was necessary to know the mathematical operation of the convolution, maxpooling and neural network operations, since in the software these operations are summarized in a line of code. Each of these operations was implemented in different blocks, following the modular approach. The response obtained in the hardware is displayed on a screen using the internal communication of the board between the ARM and the FPGA. This response obtained in hardware is similar to that obtained in software and the time in software is much longer than in hardware. The FPGA-based SoC platform, De-10 Nano, was used for this research.en-US
dc.descriptionEl objetivo del presente trabajo fue implementar una Red neuronal convolucional en hardware usando VHDL.  En cuanto a su diseño fue experimental, la investigación inicia con el diseño de una red neuronal convolucional en Software usando Python, donde se utilizó Tensorflow y Keras. Este diseño necesitó un entrenamiento de 6 épocas, para superar el 90% de exactitud al momento de clasificar las imágenes del dataset MNITS. De este diseño se obtienen los parámetros e hiperparámetros, necesarios para el diseño en hardware. Para la implementación del algoritmo en hardware, fue necesario conocer el funcionamiento matemático de las operaciones de convolución, maxpooling y de las redes neuronales, ya que en el software estas operaciones están resumidas en una línea de código. Cada una de estas operaciones fue implementada en bloques diferentes, siguiendo el enfoque modular. La respuesta que se obtiene en el hardware, se muestra en una pantalla usando la comunicación interna de la placa entre el ARM y la FPGA. Esta respuesta obtenida en hardware es similar a la que se obtiene en software y el tiempo en el software es mucho mayor al del hardware. Para esta investigación se utilizó la plataforma SoC basada en FPGA, De-10 Nano.  es-ES
dc.formatapplication/pdf
dc.formattext/html
dc.languagespa
dc.publisherUniversidad del Zuliaes-ES
dc.relationhttps://produccioncientificaluz.org/index.php/rluz/article/view/34876/36816
dc.relationhttps://produccioncientificaluz.org/index.php/rluz/article/view/34876/37048
dc.rightsDerechos de autor 2021 Revista de la Universidad del Zuliaes-ES
dc.sourceJournal of the University of Zulia ; Vol. 12 No. 32 (2021): Journal of the University of Zulia. Volume 12, Number 32, January-April 2021. Agro Sciences, Engineering and Technology; 240-260en-US
dc.sourceRevista de la Universidad del Zulia; Vol. 12 Núm. 32 (2021): Revista de la Universidad del Zulia. Volumen 12, Número 32, Enero-Abril 2021. Ciencias del Agro, Ingeniería y Tecnología; 240-260es-ES
dc.source2665-0428
dc.source0041-8811
dc.source10.46925//rdluz.32
dc.subjectConvolutional Neural Network; FPGA; Python; SoC; VHDLen-US
dc.subjectRed neuronal Convolucionales-ES
dc.subjectFPGAes-ES
dc.subjectPythones-ES
dc.subjectSoCes-ES
dc.subjectVHDLes-ES
dc.titleConvolutional neural network using VHDL to train an object classifier on an imageen-US
dc.titleRed neuronal convolucional usando VHDL para entrenar un clasificador de objetos en una imagenes-ES
dc.typeinfo:eu-repo/semantics/article
dc.typeinfo:eu-repo/semantics/publishedVersion
dc.typePapersen-US
dc.typeArtículoses-ES


Este ítem pertenece a la siguiente institución