Diseño de un esquema de marcación de tiempos de llegada de paquetes de prueba en un estimador de ancho de banda disponible a través de la NETFPGA con el fin de reducir su error de estimación

Abstract

El trabajo de investigación titulado “Diseño de un esquema de marcación de tiempos de llegada de paquetes de prueba en un estimador de ancho de banda disponible a través de la NetFPGA con el fin de reducir su error de estimación”, fue desarrollado por la Ing. Nydia Susana Sandoval Carrero bajo la dirección del profesor Cesar Darío Guerrero Santander. Existen en la literatura diversas herramientas que buscan estimar el ancho de banda disponible de extremo a extremo. Estas herramientas basan sus cálculos en las marcaciones de tiempo cuando los paquetes de prueba usados por las herramientas, llegan al receptor de la medición. Dado que esta marcación se realiza a nivel de software, existen diferentes fuentes de error principalmente asociadas a variaciones generadas por otros procesos que toman control del sistema operativo. El propósito de esta investigación es diseñar un mecanismo que permita realizar el marcado de tiempo de los paquetes a nivel de hardware utilizando una tecnología denominada NetFPGA. Esta plataforma permite modificar su comportamiento por los arreglos lógicos programables que esta posee e interactuar con el software de estimación, en este proyecto es la herramienta TRACEBAND. Como resultado de esta investigación, se plantean módulos para realizar el marcado de tiempo o timestamp utilizando la estructura HATS. Se diseñó un módulo de identificación de los paquetes de prueba usando los identificadores de tipo de protocolo y puerto destino. El almacenamiento de los timestamp se realiza en la RAM de la NetFPGA para luego ser leídos desde TRACEBAND. Adicionalmente, se describe la forma en que la NetFPGA y TRACEBAND deben comunicarse a través del módulo REGISTER IO de la NetFPGA y las llamadas IOCTL con sus funciones readreg y writereg en TRACENBAND.