| dc.contributor | Livramento, Vinicius dos Santos | |
| dc.contributor | Fonseca, Renan Alves | |
| dc.creator | Guth, Chrystian de Sousa | |
| dc.date | 2018-02-23T20:24:16Z | |
| dc.date | 2018-02-23T20:24:16Z | |
| dc.date | 2013 | |
| dc.date.accessioned | 2018-10-31T20:59:43Z | |
| dc.date.available | 2018-10-31T20:59:43Z | |
| dc.identifier | 1459 | |
| dc.identifier | https://repositorio.ufsc.br/handle/123456789/184220 | |
| dc.identifier.uri | http://repositorioslatinoamericanos.uchile.cl/handle/2250/1788841 | |
| dc.description | TCC (graduação) - Universidade Federal de Santa Catarina. Centro Tecnológico. Curso de Ciências da Computação. | |
| dc.description | Análise de Timing Estática (STA: Static Timing Analysis) é a técnica mais utilizada para estimar o atraso de circuitos digitais durante o fluxo de síntese física. Com o advento das tecnologias CMOS nanométricas, o atraso das interconexões passou a ser dominante em relação ao atraso das portas lógicas e, por este motivo, não pode mais ser desprezado. Além disso, modelos de atraso de interconexões simplificados, como o de Elmore, não são precisos o suficiente para modelar o atraso em circuitos contemporâneos. Este trabalho tem por objetivo pesquisar, implementar e validar uma técnica de STA a qual considera o atraso das interconexões. | |
| dc.format | application/octet-stream | |
| dc.subject | sta | |
| dc.title | Análise de Timing Estática e a Avaliação do Impacto do Atraso das Interconexões em Circuitos Digitais | |
| dc.type | Tesis | |
