Proposal and performance analysis of a combined input and output queuing packet switch

dc.creatorSantos, Carlos Roberto dos
dc.date2006
dc.date2006-04-27T00:00:00Z
dc.date2017-03-29T01:17:54Z
dc.date2017-07-13T19:51:35Z
dc.date2017-03-29T01:17:54Z
dc.date2017-07-13T19:51:35Z
dc.date.accessioned2018-03-29T03:57:25Z
dc.date.available2018-03-29T03:57:25Z
dc.identifier(Broch.)
dc.identifierSANTOS, Carlos Roberto dos. Proposta e analise de desempenho de um comutador de pacotes com enfileiramentos na entrada e na saida. 2006. 83f. Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: <http://libdigi.unicamp.br/document/?code=vtls000386349>. Acesso em: 28 mar. 2017.
dc.identifierhttp://repositorio.unicamp.br/jspui/handle/REPOSIP/260573
dc.identifier.urihttp://repositorioslatinoamericanos.uchile.cl/handle/2250/1338754
dc.descriptionOrientador: Shusaburo Motoyama
dc.descriptionTese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação
dc.descriptionResumo: Neste trabalho é proposto um comutador de pacotes baseado em uma estrutura crossbar com m enlaces paralelos internos, denominado comutador CEP (Comutador Crossbar de Enlaces Paralelos), e com facilidade para prover qualidade de serviço (QoS ¿ Quality of Service). O comutador proposto utiliza uma combinação de filas na entrada e na saída. Os pacotes são transferidos dos buffers de entrada para os buffers de saída através de mxN linhas internas. Como as linhas internas e externas operam com a mesma velocidade, não há necessidade de aumentar a velocidade do clock interno, fazendo com que a estrutura proposta seja apropriada para comutadores de alta velocidade. O desempenho do comutador CEP é analisado admitindo pacotes de tamanho fixo (célula ATM) e pacotes de tamanho variável. O tempo médio de atraso dos pacotes e o tamanho médio das filas de entrada e de saída são avaliados por simulação e/ou por modelos analíticos, utilizando teoria de filas
dc.descriptionAbstract: A QoS (Quality of Service) provisioned CIOQ (Combined Input Output Queuing) switch using crossbar structure with m parallel lines per output port is proposed in this work. The packets at input buffers are transferred to the output buffers by means of mxN internal lines. Since all internal lines have the same speed as external links, no internal clock speedup is required so that the proposed structure is suited for high-speed switches. Switch models for analysis are proposed for both fixed and variable packet lengths and their performances, in terms of average packet waiting time and average queue size for both input and output buffers, are evaluated by simulation and/or analytically by means of queuing theory. The proposed switch also presents a feature that facilitates the choice of scheduler in order to satisfy the QoS of each class of service
dc.descriptionDoutorado
dc.descriptionTelecomunicações e Telemática
dc.descriptionDoutor em Engenharia Eletrica
dc.format83f. : il.
dc.formatapplication/pdf
dc.languagePortuguês
dc.publisher[s.n.]
dc.subjectTelecomunicações - Sistemas de comutação
dc.subjectTelecomunicações
dc.subjectHigh speed switching
dc.subjectQuality of service
dc.subjectSwitch performance
dc.subjectTelecommunication
dc.titleProposta e analise de desempenho de um comutador de pacotes com enfileiramentos na entrada e na saida
dc.titleProposal and performance analysis of a combined input and output queuing packet switch
dc.typeTesis


Este ítem pertenece a la siguiente institución