| dc.creator | Silva, Alexandre Cesar Rodrigues da | |
| dc.date | 1989 | |
| dc.date | 1989-11-10T00:00:00Z | |
| dc.date | 2017-03-14T04:14:55Z | |
| dc.date | 2017-07-13T19:48:07Z | |
| dc.date | 2017-03-14T04:14:55Z | |
| dc.date | 2017-07-13T19:48:07Z | |
| dc.date.accessioned | 2018-03-29T03:54:33Z | |
| dc.date.available | 2018-03-29T03:54:33Z | |
| dc.identifier | (Broch.) | |
| dc.identifier | SILVA, Alexandre Cesar Rodrigues da. Contribuição a minimização e simulação de circuitos logicos. 1989. 140 f. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica, Campinas, SP. Disponível em: <http://libdigi.unicamp.br/document/?code=vtls000045425>. Acesso em: 14 mar. 2017. | |
| dc.identifier | http://repositorio.unicamp.br/jspui/handle/REPOSIP/259214 | |
| dc.identifier.uri | http://repositorioslatinoamericanos.uchile.cl/handle/2250/1338046 | |
| dc.description | Orientador: Ivanil Sebastião Bonatti | |
| dc.description | Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica | |
| dc.description | Resumo: Este trabalho é relacionado à síntese, à análise e à simplificação de circuitos lógicos. A álgebra booleana e as técnicas de detecção de falhas são apresentadas como introdução ao estudo dos circuitos lógicos. Um algoritmo para cobertura irredundante de funções booleanas é apresentado. Ele é baseado num método originalmente desenvolvido para análise de falhas. Comparações realizadas com. o algoritmo de Quine-McCluskey e com o algoritmo de Caruso mostraram que o método apresentado tem um desempenho melhor que estes dois quanto ao uso de memória. As máquinas seqüenciais foram apresentadas junto com um procedimento para redução de estados e com um programa que sintetiza circuitos lógicos a partir dos diagramas de estados destas máquinas. Uma versão melhorada do programa LÓGICO é apresentada e seu desempenho é ilustrado através dos resultados de seu uso em alguns circuitos lógicos práticos | |
| dc.description | Abstract: This work deals with some aspects related to synthesis, analysis and simplification of logic circuits. The boolean algebra is introduced through basic axioms, as well as the dalgorithm for fault detection studying logical circuits. For the minimization of boolean functions a procedure that yields a quasi-minimum cover to the functions is presented. It is based on algorithms originally developped for failure diagnosis, as a indispensable mathematical tool for Comparisons are made with an algebraic procedure based on the Quine-McCluskey method and an improved version of Caruso's method. Numerical studies have shown that the presented method performs better than the ones cited above with regard to workspace requirements. The sequential machines are presented along with a reduction and a program that realizes the logic circuits procedure for state from their Mealy's state diagrams. An improved version of the LOGICO program is presented and used in some cases of practical circuits | |
| dc.description | Mestrado | |
| dc.description | Mestre em Engenharia Eletrica | |
| dc.format | 140 f. : il. | |
| dc.format | application/pdf | |
| dc.language | Português | |
| dc.publisher | [s.n.] | |
| dc.relation | (Publicação FEE) | |
| dc.subject | Circuitos lógicos | |
| dc.title | Contribuição a minimização e simulação de circuitos logicos | |
| dc.type | Tesis | |
