| dc.creator | Yacoub, Maria Nidia Ramos Daoud | |
| dc.date | 2000 | |
| dc.date | 2000-09-15T00:00:00Z | |
| dc.date | 2017-03-22T11:12:35Z | |
| dc.date | 2017-07-13T19:39:51Z | |
| dc.date | 2017-03-22T11:12:35Z | |
| dc.date | 2017-07-13T19:39:51Z | |
| dc.date.accessioned | 2018-03-29T03:47:54Z | |
| dc.date.available | 2018-03-29T03:47:54Z | |
| dc.identifier | (Broch.) | |
| dc.identifier | YACOUB, Maria Nidia Ramos Daoud. Proposta de implantação de uma logica ternaria em tecnologia CM0S. 2000. 96p. Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: <http://libdigi.unicamp.br/document/?code=vtls000217849>. Acesso em: 22 mar. 2017. | |
| dc.identifier | http://repositorio.unicamp.br/jspui/handle/REPOSIP/260873 | |
| dc.identifier.uri | http://repositorioslatinoamericanos.uchile.cl/handle/2250/1336433 | |
| dc.description | Orientador: Jose Antonio Siqueira Dias | |
| dc.description | Tese (doutorado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação | |
| dc.description | Resumo: Neste trabalho é apresentada uma metodologia de projeto de circuitos ternários para implementação em tecnologia CMOS. O circuito é inicialmente descrito em termos de três variáveis lógicas, em forma de uma tabela contendo as entradas e saídas. As expressões lógicas para cada saída são obtidas através da simplificação da tabela de entrada por um método gráfico similar ao Mapa de Kamaugh usado em circuitos binários convencionais. O projeto dos circuitos comparadores de níveis lógicos, assim como todas as possíveis funções lógicas para uma única entrada, são apresentados juntamente com o resultado de suas simulações SPICE. Projetos de circuitos com memória, incluindo registradores sensíveis à borda e registradores sensíveis ao nível do relógio, assim como um contador ternário assíncrono de três estágios são também descritos. Por último, é apresentado um circuito integrado, projetado e corifeccionado em tecnologia CMOS que implementa várias das funções ternárias descritas neste trabalho | |
| dc.description | Abstract: In this work we present a methodology for the design of ternary logic circuits to be implemented in a standard CMOS technology.
The circuit is initially described in a table form containing the inputs and outputs. The logic expressions for each output are obtained through a graphical simplification, similar to the Kamaugh Map, used for conventional binary circuits. The design of all the logic levei comparators circuits, as well as the design of alllogic functions with one input, are presented together with the results of the their Spice simulation. Finally, we present the design of an integrated circuit manufactured in CMOS technology which includes several ternary functions described in this work | |
| dc.description | Doutorado | |
| dc.description | Doutor em Engenharia Eletrica | |
| dc.format | 96p. : il. | |
| dc.format | application/pdf | |
| dc.language | Português | |
| dc.publisher | [s.n.] | |
| dc.subject | Lógica a multiplos valores | |
| dc.subject | Sistema ternário | |
| dc.title | Proposta de implantação de uma logica ternaria em tecnologia CM0S | |
| dc.type | Tesis | |
