dc.creatorFortunato, Andre Luis
dc.date2004
dc.date2004-08-07T00:00:00Z
dc.date2017-03-28T11:36:26Z
dc.date2017-07-13T19:38:32Z
dc.date2017-03-28T11:36:26Z
dc.date2017-07-13T19:38:32Z
dc.date.accessioned2018-03-29T03:47:02Z
dc.date.available2018-03-29T03:47:02Z
dc.identifierFORTUNATO, Andre Luis. Compensação em frequencia de amplificadores CMOS de dois e tres estagios. 2004. 226p. Dissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação, Campinas, SP. Disponível em: <http://libdigi.unicamp.br/document/?code=000327787>. Acesso em: 28 mar. 2017.
dc.identifierhttp://repositorio.unicamp.br/jspui/handle/REPOSIP/262027
dc.identifier.urihttp://repositorioslatinoamericanos.uchile.cl/handle/2250/1336223
dc.descriptionOrientador: Carlos Alberto dos Reis Filho
dc.descriptionDissertação (mestrado) - Universidade Estadual de Campinas, Faculdade de Engenharia Eletrica e de Computação
dc.descriptionResumo: Este trabalho analisa os critérios e técnicas de projeto para compensação em freqüência de amplificadores operacionais em tecnologia CMOS. Foram projetados 10 amplificadores operacionais (amp-ops), incluindo amplificadores de dois e de três estágios de ganho. Serão usados os parâmetros de consumo, freqüência de ganho unitário e estabilidade na comparação do desempenho e uso de determinado método de compensação em freqüência. Mostraremos, também, como ocorre a movimentação dos pólos no circuito. Em especial, para o amplificador de dois estágios, foram relacionados os parâmetros que influenciam nessa movimentação. Ao projetar estes amplificadores foram estabelecidas as seguintes especificações: no caso dos amplificadores de dois estágios, a tensão de alimentação é simétrica (±2V), carga composta de um resistor de 100kO em paralelo com um capacitor de 50pF, ganho DC mínimo de 60 dB, freqüência de ganho unitário de 1MHz. Para os amplificadores de três estágios, a tensão de alimentação é de ±1,5V, carga composta de um resistor de 25 kQ em paralelo com um capacitor de 50pF, ganho DC mínimo de 100dB e freqüência de ganho unitário de 1MHz
dc.descriptionAbstract: This dissertation analyzes the project techniques used in frequency compensation of CMOS operational amplifiers (op-amps). A collection of 10 op-amps, including two and three stages amplifiers was fabricated for test. Power consumption, unity gain frequency and stability were aimed for performance comparison. Poles movement analysis was extensively exploited in circuits understanding. Specially, for the two-stage amplifier, poles movement condition was obtained. Two distinct specifications were focused. For two stage amplifiers, specifications included nominal power supply of ±2V, an external load of 100kO in parallel with 50pF, a minimum open-loop gain of 60dB and a unity gain frequency of 1MHz. A more rigorous specification were aimed for three stage amplifiers: ±1,5V power supply, minimum DC gain of 100dB and 1MHz unity gain frequency driving an external load of 25 kO in parallel with 50 pF
dc.descriptionMestrado
dc.descriptionEletrônica, Microeletrônica e Optoeletrônica
dc.descriptionMestre em Engenharia Eletrica
dc.format226p. : il.
dc.formatapplication/pdf
dc.languagePortuguês
dc.publisher[s.n.]
dc.subjectAmplificadores eletrônicos
dc.subjectAmplificadores operacionais
dc.subjectCurvas de frequencia
dc.titleCompensação em frequencia de amplificadores CMOS de dois e tres estagios
dc.typeTesis


Este ítem pertenece a la siguiente institución