MPSoCBench : um framework para avaliação de ferramentas e metodologias para sistemas multiprocessados em chip

dc.creatorGaranhani, Liana Dessandre Duenha, 1977-
dc.date2015
dc.date2017-04-03T04:57:47Z
dc.date2017-06-09T15:07:46Z
dc.date2017-04-03T04:57:47Z
dc.date2017-06-09T15:07:46Z
dc.date.accessioned2018-03-29T02:20:04Z
dc.date.available2018-03-29T02:20:04Z
dc.identifierGARANHANI, Liana Dessandre Duenha. MPSoCBench: a framework for high-level evaluation of Multiprocessor System-on-Chip tools and methodologies = MPSoCBench: um framework para avaliação de ferramentas e metodologias para sistemas multiprocessados em chip. 2015. 1 recurso online ( 115 p.). Tese (doutorado) - Universidade Estadual de Campinas, Instituto de Computação, Campinas, SP. Disponível em: <http://www.bibliotecadigital.unicamp.br/document/?code=000966453>. Acesso em: 3 abr. 2017.
dc.identifierhttp://repositorio.unicamp.br/jspui/handle/REPOSIP/304717
dc.identifier.urihttp://repositorioslatinoamericanos.uchile.cl/handle/2250/1314339
dc.descriptionOrientador: Rodolfo Jardim de Azevedo
dc.descriptionTese (doutorado) - Universidade Estadual de Campinas, Instituto de Computação
dc.descriptionResumo: Recentes metodologias e ferramentas de projetos de sistemas multiprocessados em chip (MPSoC) aumentam a produtividade por meio da utilização de plataformas baseadas em simuladores, antes de definir os últimos detalhes da arquitetura. No entanto, a simulação só é eficiente quando utiliza ferramentas de modelagem que suportem a descrição do comportamento do sistema em um elevado nível de abstração. A escassez de plataformas virtuais de MPSoCs que integrem hardware e software escaláveis nos motivou a desenvolver o MPSoCBench, que consiste de um conjunto escalável de MPSoCs incluindo quatro modelos de processadores (PowerPC, MIPS, SPARC e ARM), organizado em plataformas com 1, 2, 4, 8, 16, 32 e 64 núcleos, cross-compiladores, IPs, interconexões, 17 aplicações paralelas e estimativa de consumo de energia para os principais componentes (processadores, roteadores, memória principal e caches). Uma importante demanda em projetos MPSoC é atender às restrições de consumo de energia o mais cedo possível. Considerando que o desempenho do processador está diretamente relacionado ao consumo, há um crescente interesse em explorar o trade-off entre consumo de energia e desempenho, tendo em conta o domínio da aplicação alvo. Técnicas de escalabilidade dinâmica de freqüência e voltagem fundamentam-se em gerenciar o nível de tensão e frequência da CPU, permitindo que o sistema alcance apenas o desempenho suficiente para processar a carga de trabalho, reduzindo, consequentemente, o consumo de energia. Para explorar a eficiência energética e desempenho, foram adicionados recursos ao MPSoCBench, visando explorar escalabilidade dinâmica de voltaegem e frequência (DVFS) e foram validados três mecanismos com base na estimativa dinâmica de energia e taxa de uso de CPU
dc.descriptionAbstract: Recent design methodologies and tools aim at enhancing the design productivity by providing a software development platform before the definition of the final Multiprocessor System on Chip (MPSoC) architecture details. However, simulation can only be efficiently performed when using a modeling and simulation engine that supports system behavior description at a high abstraction level. The lack of MPSoC virtual platform prototyping integrating both scalable hardware and software in order to create and evaluate new methodologies and tools motivated us to develop the MPSoCBench, a scalable set of MPSoCs including four different ISAs (PowerPC, MIPS, SPARC, and ARM) organized in platforms with 1, 2, 4, 8, 16, 32, and 64 cores, cross-compilers, IPs, interconnections, 17 parallel version of software from well-known benchmarks, and power consumption estimation for main components (processors, routers, memory, and caches). An important demand in MPSoC designs is the addressing of energy consumption constraints as early as possible. Whereas processor performance comes with a high power cost, there is an increasing interest in exploring the trade-off between power and performance, taking into account the target application domain. Dynamic Voltage and Frequency Scaling techniques adaptively scale the voltage and frequency levels of the CPU allowing it to reach just enough performance to process the system workload while meeting throughput constraints, and thereby, reducing the energy consumption. To explore this wide design space for energy efficiency and performance, both for hardware and software components, we provided MPSoCBench features to explore dynamic voltage and frequency scalability (DVFS) and evaluated three mechanisms based on energy estimation and CPU usage rate
dc.descriptionDoutorado
dc.descriptionCiência da Computação
dc.descriptionDoutora em Ciência da Computação
dc.format1 recurso online ( 115 p.) : il., digital, arquivo PDF.
dc.formatapplication/octet-stream
dc.languageInglês
dc.publisher[s.n.]
dc.relationRequisitos do sistema: Software para leitura de arquivo em PDF
dc.subjectSimulação (Computadores)
dc.subjectSistemas embarcados (Computadores)
dc.subjectEnergia - Consumo
dc.subjectMultiprocessadores
dc.subjectArquitetura de computador
dc.subjectComputer simulation
dc.subjectEmbedded computer systems
dc.subjectEnergy consumption
dc.subjectMultiprocessors
dc.subjectComputer architecture
dc.titleMPSoCBench = a framework for high-level evaluation of Multiprocessor System-on-Chip tools and methodologies = MPSoCBench: um framework para avaliação de ferramentas e metodologias para sistemas multiprocessados em chip
dc.titleMPSoCBench : um framework para avaliação de ferramentas e metodologias para sistemas multiprocessados em chip
dc.typeTesis


Este ítem pertenece a la siguiente institución