Diseño de multiplicador de 64 bits utilizando la técnica de barrido superpuesto
| dc.creator | Montalvo Ramírez, Luis | |
| dc.date | 2007-10-10T12:43:41Z | |
| dc.date | 2010-09-07T17:38:37Z | |
| dc.date | 2011-03-10T17:33:49Z | |
| dc.date | 2007-10-10T12:43:41Z | |
| dc.date | 2010-09-07T17:38:37Z | |
| dc.date | 2011-03-10T17:33:49Z | |
| dc.date | 1987-05 | |
| dc.identifier | http://bibdigital.epn.edu.ec/handle/15000/9498 | |
| dc.description | Se presenta el desarrollo del novel algoritmo de multiplicación por barrido superpuesto de 3-bits, así como también los aspectos importantes del diseño de la arquitectura, redes lógicas y layout de un multiplicador de 64-bits utilizando como caso de estudio. | |
| dc.language | spa | |
| dc.rights | openAccess | |
| dc.rights | https://creativecommons.org/licenses/by-nc-nd/4.0/ | |
| dc.subject | MICROPROCESADORES | |
| dc.subject | ALGORITMOS | |
| dc.subject | CIRCUITOS VLSI | |
| dc.subject | MICROPROCESSORS | |
| dc.subject | ALGORITHMS | |
| dc.subject | VLSI CIRCUITS | |
| dc.title | Diseño de multiplicador de 64 bits utilizando la técnica de barrido superpuesto | |
| dc.type | Article |