Diseño e implementación de un sistema de adquisición, compresión y almacenamiento de imágenes empleando VHDL (VHSIC hardware description language) y FPGAs (field programmable gate arrays)

dc.creatorJiménez Espinosa, Pablo Xavier
dc.date2011-02-15T13:00:43Z
dc.date2011-02-15T13:00:43Z
dc.date2011-02-01
dc.identifierT-IE/3315 CD 3390
dc.identifierhttp://bibdigital.epn.edu.ec/handle/15000/2730
dc.descriptionEl presente trabajo pretende demostrar el potencial que poseen los FPGAs actuales y el lenguaje de descripción de hardware VHDL para sintetizar, a nivel de hardware, algoritmos complejos; tal es el caso del esquema de codificación Baseline del estándar JPEG para la compresión de imágenes, mediante el uso de los estilos descriptivos que posee el lenguaje VHDL. Para ello se utiliza el módulo de desarrollo Spartan-3A Starter Kit Board, que posee un FPGA XC3S700A de la Familia Spartan-3A de Xilinx y la herramienta de desarrollo ISE Foundation 10.1. El sistema diseñado admite los datos de una imagen monocromática de 160x120 pixeles sin comprimir, y devuelve los datos de la imagen comprimida con el formato de archivo JFIF para imágenes. Además se emplea una interfaz gráfica de usuario, desarrollada con el entorno de programación gráfica GUIDE de Matlab, para la interacción con el sistema diseñado y la visualización de resultados
dc.descriptionBernal Carrillo, Iván Marcelo
dc.languagespa
dc.publisherQUITO/EPN/2011
dc.rightsopenAccess
dc.rightshttps://creativecommons.org/licenses/by-nc-nd/4.0/
dc.subjectLENGUAJE VHDL
dc.subjectCODIFICACION BASELINE
dc.subjectSISTEMAS DIGITALES
dc.subjectTEORIA DE LA INFORMACION Y CODIFICACION
dc.subjectLENGUAJES DE DESCRIPCION DE HARDWARE
dc.subjectCOMPRESION DE IMAGENES
dc.titleDiseño e implementación de un sistema de adquisición, compresión y almacenamiento de imágenes empleando VHDL (VHSIC hardware description language) y FPGAs (field programmable gate arrays)
dc.typeTesis


Este ítem pertenece a la siguiente institución