Este trabalho de conclusão de curso apresenta uma implementação em Field Programmable Gate Arrays (FPGA) de um sistema responsável pelo treinamento on chip de redes neurais com arquitetura Multilayer Perceptron (MLP). O ...